专利名称：开关及其形成方法
技术领域：
本发明是有关一种开关，特别是有关一种集成电路式开关及其形成方法。
背景技术：
开关可以是所有电子或机械装置最重要的元件之一，传统应用于电子或机械装置的小体积机械开关，其通常是应用于低电压或是低电流的应用系统中，当遇到需要使用高电压或高电流时，则通常会改由结合电路板与机械开关的电子开关电路来取代上述机械开关。然，当改以电子开关电路处理高电压或高电流的应用时，往往即会有实施成本过 高、或电路设计需客制化而造成实施不易或过于复杂，甚或有整体电子开关电路体积过大的问题产生；因此，如何有效结合机械结构与电子结构，以使之成为易于实施，且可适用于高电压或高电流的机电整合开关，即成为现代开关设计的改善方向之一。
发明内容
本发明要解决的技术问题在于，针对现有技术存在的上述不足，提供一种开关及其形成方法，结合机械开关与晶粒，利用机械开关接触--体成型的结合面以致动晶粒。本发明要解决的另一技术问题在于，针对现有技术存在的上述不足，提供一种集成电路式开关，利用封装手段形成机械开关的致动结构所需的一体成型的结合面，再以组装的方式结合致动结构以及集成电路式开关。本发明要解决的另一技术问题在于，针对现有技术存在的上述不足，提供一种集成电路式开关，利用封装手段形成另一散热手段，以增加散热的空间，达到散热的目的。本发明解决其技术问题所采用的技术方案是提供一种集成电路式开关，包括一芯片结构，该芯片结构提供体成型的结合面以接触一致动手段，其中该芯片结构包括一固定保护结构；一晶粒，设置于该固定保护结构中，该晶粒由该致动手段的接触触及而被致动；以及一电连接手段，设置于该固定保护结构中，并与该晶粒电连接，其中该一体成型的结合面至少由该电连接手段提供。本发明还提供一种开关，包括一芯片结构以及结合于该芯片结构中的一致动手段；其中，该芯片结构提供一一体成型的结合面，以供该致动手段结合于其上，且该致动手段具有暴露于该集成电路式开关外部的操作面，以供承接一外力。本发明还提供一种形成开关的方法，包括形成一芯片结构，该芯片结构提供体成型的结合面；以及组装一致动手段与该芯片结构，其中该致动手段结合于该一体成型的结合面上，且该致动手段具有暴露于该开关外部的操作面，以供承接一外力。本发明还提供一种开关，包括一芯片结构以及一致动手段；该芯片结构包括一固定保护结构；一晶粒，设置于该固定保护结构中；以及一电连接手段，设置于该固定保护结构中，并与该晶粒电连接；该致动手段，被该固定保护结构限位并致动该芯片结构，其中该一体成型的结合面至少由该电连接手段提供。
可选地，该电连接手段包括一导线架的多个信号接脚，该些信号接脚对应并电连接至该晶粒的多个导电接垫。又，该电连接手段还包括连接该些信号接脚以及该些导电接垫的多个导电结构。或是该固定保护结构包括固定该些信号接脚至该晶粒的一主动面上的多个黏着结构，且该些导电接垫设置于该主动面上。或是当该致动手段接触该芯片结构时，该些信号接脚的至少任一的一部分移动一行程以电连接并接触对应的该导电接垫，且移动该行程的该接脚提供该一体成型的结合面。可选地，该固定保护结构包括多个封胶结构，该多个封胶结构覆盖该些信号接脚的部分以及该些导电接垫。又，该些封胶结构还包括覆盖多个导电结构，该些导电结构连接该些信号接脚以及该些导电接垫。可选地，该些信号接脚的至少一对对应地设置于该晶粒上，该至少一对信号接脚提供该一体成型的结合面。又，该至少一对信号接脚还包括多个限位部分，且该一体成型的结合面还包括该些限位部分。 可选地，该电连接手段还包括设置于该晶粒的背面的晶粒承载座，该些导电接垫设置于相对于该背面的一主动表面。又，该晶粒承载座暴露于该固定保护结构外以提供该一体成型的结合面。或是该晶粒承载座包括多个分开的部分且该些部分构成一凹槽远离该背面并提供该一体成型的结合面。或是该电连接手段还包括连接部分该些信号接脚至该晶粒承载座的多个导电结构。或是该固定保护结构包括封胶体，该封胶体包封该晶粒，并且覆盖部分晶粒承载座以及该些信号接脚。或是该一体成型的结合面还包括由该封胶体提供，该一体成型的结合面包括未被覆盖的该晶粒承载座以及分布于该晶粒承载座周围的该封胶体。或是该一体成型的结合面还包括由该封胶体提供，该一体成型的结合面包括未被覆盖的该晶粒承载座、分布于该晶粒承载座周围的该封胶体以及未被覆盖的该些接脚。或是该些接脚的部分被暴露于该封胶体外，该被暴露出的该些接脚的部分邻接该封胶体面对该晶粒的该主动表面，或是邻接该封胶体暴露出该晶粒承载座的表面，或是暴露于该芯片结构的一侧壁上。或是被暴露出的该晶粒承载座还包括一延伸部分，该延伸部分由该晶粒承载座延伸至该封胶体面对该晶粒的该主动表面的一表面上，且该延伸部分或被暴露出的该晶粒承载座为该一体成型的结合面的一部分。可选地，部分该些信号接脚包括一延伸部分，该延伸部分接触该晶粒的一导热背面，该些导电接垫设置于相对于该导热背面的一主动面上。又，该一体成型的结合面还包括由该延伸部分提供。可选地，该芯片结构包括封装手段，该封装手段包括单排直插式封装(Singleinline Package, SIP)、双排封装型(dual-inline package)、金属罐封装型(metal canpackage)或是平坦封装型(flat package);其中，平坦封装型,包括方形扁平式封装(QuadFlat Package, QFP)、方形扁平式无引脚封装(Quad Flat package No-lead, QFN)、带缓冲垫的方形扁平式封装(quad package with bump)、带保护环的方形扁平式封装(quadpackage with guard ring)、针脚门阵列封装(Pin Grid Array Package, PGA)、球门阵列封装(Ball GridArray Package, BGA)、芯片尺寸封装(Chip Size Package, CSP)、板上芯片封装(Chip On Board, COB)、覆芯片(flip-chip)、无引脚芯片承载座(Leadless ChipCarrier,LCC or Quad flat non-leaded Package, QFN)、触点数组封装(Land Grid Array,LGA)、芯片上引线封装(Lead On Chip, L0C)、多芯片组件(Multi-Chip Module, MCM)或是模压树脂密封凸点数组载体(Over Molded Pad Array Carrier)。可选地，该封装手段由该固定保护结构以及该电连接手段所构成。可选地，该致动手段以依序、轮替或同时的方式接触该一体成型的结合面以及一外界元件。又该致动手段因应一外力而接触触及该芯片结构。可选地，该致动手段具有暴露于该集成电路式开关外部的操作面，以供承接该外力。又，该操作面为该集成电路式开关的一人工施力位置。本发明可以有效结合机械开关与晶粒，利用机械开关接触一一体成型的结合面以致动晶粒，从而构成易于实施且可适用于高电压或高电流的机电整合开关；且，本发明利用封装手段形成机械开关的致动结构所需的一体成型的结合面，再以组装的方式结合致动结 构以及集成电路式开关，同时利用该封装手段形成另一散热手段，以增加散热的空间，达到散热的目的。
图I为本发明的一集成电路式开关以及一致动手段的方块示意图。图2为本发明的一集成电路式开关以及一致动手段的方块示意图。图3为本发明的第一较佳实施例的晶粒与导电架的立体示意图。图4为图3中的晶粒、限位接脚、固定保护结构与致动结构的剖面分解示意图。图5为图3中的晶粒、致动信号接脚、固定保护结构的剖面示意图。图6为图3中的晶粒、一般信号接脚、固定保护结构的剖面示意图。图7所示为本发明的第二实施例，为晶粒、致动信号接脚、固定保护结构以及致动结构的剖面分解示意图。图8所示为本发明的第三实施例，说明晶粒与导电架的立体示意图。图9为本发明的第四实施例，说明包括方形扁平式无引脚封装(QFN)手段的芯片结构侧面示意图。图10为图9中的芯片结构结合致动手段的侧面示意图。图11为本发明的第五实施例，说明包括近似方形扁平式引脚封装手段的芯片结构侧面示意图。图12为本发明的第六实施例，说明包括方形扁平式引脚封装手段的芯片结构侧面示意图。图13为本发明的第七实施例，说明包括方形扁平式无引脚封装手段的芯片结构侧面示意图。图14为本发明的第八实施例的方形扁平式无引脚封装手段的芯片结构的侧面示意图。图15为本发明的第九实施例的方形扁平式无引脚封装手段的芯片结构的立体图。图16为本发明的第九实施例的方形扁平式无引脚封装手段的芯片结构另一角度的立体图。图17为本发明的第十实施例的方形扁平式无引脚封装手段的芯片结构的立体图。
图18为本发明的第十实施例的方形扁平式无引脚封装手段的芯片结构另一角度的立体图。图19为本发明的形成开关的方法的流程图。
具体实施例方式图I以及图2分别为本发明的一集成电路式开关以及一致动手段的方块示意图。参照图1，集成电路式开关I包括固定保护结构3、晶粒5以及电连接手段7组成的一芯片结构4，芯片结构4提供一体成型的结合面以接触一致动手段9，此一体成型的结合面可由电连接手段7单独提供、或是电连接手段7与固定保护结构3共同提供。固定保护结构3与电连接手段7组成一封装手段，其中固定保护结构3用以固定或是兼具固定以及保护晶粒5以及电连接手段7。致动手段9用以接受一物理力后接触电连接手段7以致动晶粒5，电连接手段7提供晶粒5 —第一运作路径。于本发明中，将晶粒5整合于机械开关中，由机械开关产生的致动动作致动后以进行信号的处理，再藉由电连接手段7提供的第一运作路径引导或传递晶粒5的输出信号。 其次，参考图2，除了固定保护结构3、晶粒5以及电连接手段7外，芯片结构24更包括一接触传导手段2，用以形成一第二运作路径，此处所谓的运作路径包括用于电信号、光信号、磁信号、热等物理信号的引导与传递。藉由第二运作路径，晶粒5所产生的一物理信号可由晶粒5中或表面引导至晶粒5的外界。由此，利用设计，亦可以接触传导手段2提供一体成型的结合面。可以理解的，晶粒5处理信号时将伴随热的产生，在热无法快速从晶粒5导出后消散的情况下，热将堆积于晶粒5中，导致晶粒5本身的温度上升，晶粒5本身处于较高的温度时，容易降低晶粒5的处理效率或造成输出效能的良麻不齐。根据上述，当一机械开关欲与晶粒整合时，应该解决晶粒中/表面的热如何能快速或有效地被发散至晶粒外的问题。要说明的是，晶粒是由以硅(Si)为材料的晶圆，经过图样移转、显影、蚀刻、薄膜沉积、离子植入等方法，于晶圆上制作出电路或包括元件后切割所形成的。因此晶粒本身的材料与部件，如兼采用电导与热导系数高的材料，则晶粒本身即可形成一第一运作路径，将工作中产生的热传递至晶粒表面。如晶粒表面能搭配热导系数高的部件，如本发明的接触传导手段2，可提供第二运作路径，以作为晶粒5产生的热一额外的传递或发散的路径，使得热快速或有效率的传递至晶粒5的外界。已知在应用晶粒时，顾及负责提供第一运作路径的电连接手段，通常会利用封胶或壳体固定与保护电连接手段。此些现有的封胶或壳体内或本身，亦会设计采用热导系数较高的材料，目的亦是将晶粒表面的热迅速导出，因此，传统的封装后晶粒(亦可称为封装芯片)可以包括封装内的散热设计。本发明的固定保护结构，不仅仅固定与保护晶粒，更可单独或结合电连接手段来固定与保护与晶粒产生互动的其它部件。因此，本发明的固定保护结构的形式，配合电连接手段的配置组成封装手段，此封装手段包括但不限于，单排直插式封装(Single inline Package, SIP)、双排封装型(dual-inline package)、金属罐封装型(metal can package)或是平坦封装型(flatpackage)。平坦封装型,包括但不限于,方形扁平式封装(Quad Flat Package, QFP)、方形扁平式无引脚封装(Quad Flat package No-lead,QFN)、带缓冲垫的方形扁平式封装(quadpackage with bump)、带保护环的方形扁平式封装(quad package with guard ring)、针脚门阵列封装(Pin Grid Array Package,PGA)、球门阵列封装(Ball GridArray Package,BGA)、芯片尺寸封装(Chip Size Package，CSP)、板上芯片封装(Chip On Board，COB)、覆芯片(flip_chip)、无引脚芯片承载座(Leadless Chip Carrier, LCC or Quad flatnon-leaded Package,QFN)、触点数组封装(Land Grid Array, LGA)、芯片上引线封装(LeadOn Chip，LOC)、多芯片组件(Multi-Chip Module，MCM)、模压树脂密封凸点数组载体(OverMolded Pad Array Carrier)。其次，本发明所述的接触传导手段2，是与电连接手段7、固定保护结构3以及致动手段9，或是上述三者至少之一的结合，以于集成电路式开关上提供另一运作路径，提高散热的效率。其次，本发明的电连接手段7可以提供接触传导手段2。根据上述，虽然电连接手段7提供的第一运作路径引导或传递晶粒5的输出信号时，可能将晶粒5处理信号时伴随的热传递至晶粒5的外界，但因电连接手段7是用于引导与传递晶粒5的输出信号，故电连接手段7的设计一般以引导与传递晶粒5的输出信号为考虑。但本发明的电连接手段7在 兼顾引导与传递晶粒5的输出信号的考虑下，以增加散热面积的方式增加集成电路式开关I的晶粒5的散热表面。再者，本发明的晶粒5可以提供接触传导手段2。根据上述，工作中的晶粒5本身为一热源，贴近热源，于离热源最短的距离将热引导及传递出去，亦可达到迅速散热的目的。因此，除了与电连接手段7电信连接的部分外，本发明的晶粒5提供直接散热的接触传导手段，此接触传导手段接近外界，可直接接触外界的导热手段，快速地将晶粒5的热传导出去。又，因为晶粒5设置于固定保护结构3中，因此固定保护结构3可以提供散热的手段，以一短的距离，将热引导及传递出去。再者，本发明的开关形式，可以是适合配电电器用的单极、双极和三极的刀开关，抑或是转换开关(或称组合开关)，抑或是适用于控制电器用的按钮开关(push buttonswitch)或是位置开关(行程开关或限位开关)。上述开关的形式不同，产生致动的手段亦有所差异，举例来说，位置开关的致动结构可能为设计不同的触点系统作为致动手段，例如直动式、旋转式、滚动式或微动式。又按钮开关的致动结构可能包括数量不等的动触点以及静触点的致动手段，例如鼓片、弹片等，但本发明并不限于上述。可以选择的，本发明的开关形式，亦可为薄膜开关，致动手段为导电膜或软性电路板。要说明的是，本发明的开关，可以令包括芯片结构在内的其它元件共同使用此开关，因此芯片结构可以是开关可致动的一部分元件，开关的致动手段可以以依序、轮替或同时的方式致动芯片结构以及外界元件，因此使用者可施以外力于同一开关而依序、轮替或同时的方式致动不同的元件。根据上述，芯片结构只要能提供一结合面与开关的致动手段结合，便可以利用开关的致动手段来致动芯片结构，而不影响开关切换或致动其它开关内或与开关连接的元件。以下，将根据上述，利用不同的例子说明集成电路式开关。图3为本发明的第一较佳实施例的晶粒与导电架的立体示意图，图4为图3中的晶粒、限位接脚、固定保护结构与致动结构的分解示意图，图5为图3中的晶粒、致动信号接脚、固定保护结构的剖面示意图，图6为图3中的晶粒、一般信号接脚、固定保护结构的剖面示意图。参照图3与图4，集成电路式开关21包括晶粒25、固定保护结构23以及电连接手段27。于第一实施例中，集成电路式开关21为近似芯片上引线封装(Lead On Chip, LOC)的设计。其次，晶粒25具有电性绝缘的一第一表面254 (背面)与一第二表面256 (主动面)相对，以及多个接垫251、252、253、255、257、259设置于第二表面256，用以输入或输出物理信号，于第一实施例中，导电接垫252设置于第二表面256的中心区域，接垫251、253、255、257、259间隔地设置于第二表面256的接垫252的周缘，接垫252的尺寸大小大于接垫
251、253、255、257、259。其次，接垫252用以作为接地之用，接垫251、253、255、257、259用以输入或输出电信号，例如控制信号、ViruVout等，但本发明不限于上述。可以理解的，根据晶粒25的功能或设计不同，接垫251、252、253、255、257、259的数目尺寸大小及位置配置是可以调整的，非限于图3所示。
参考图3，利用导线架实现电连接手段27以及接触传导手段。导线架材料，包括但不限于铁镍合金或是铜系合金(无氧铜、脱氧铜)或是复合金属。其次，本发明所述的导线架生产方式，包括但不限于冲压加工或是蚀刻加工或是滚轧固熔处理。再者，其外型可以是但不限于薄板状引脚或针状引脚。于第一实施例中，电连接手段27包括导线架的多个信号接脚271、273、275以及277。电连接手段27更包括多个导电结构261、263、265、267以及269。导电结构261、263、265以及267，例如导电线，分别接触并电连接信号接脚271与接垫251，信号接脚273与接垫253，信号接脚275与接垫255，信号接脚277与接垫257。再者，电连接手段27更包括一致动信号接脚272。相较于信号接脚271、273、275以及277，致动信号接脚272利用导电结构269接触并电连接接垫259，其包括一邻心部分2722，该邻心部分2722由一段差2721将之抬高，使其与接垫252保持一间距，即一般情形下，致动信号接脚272没有接触接垫252，在致动情形下，藉由致动手段29传递物理力才使得致动信号接脚272的邻心部分2722移动一行程以电连接并接触接垫252。其次，参照图4，电连接手段27更包括导线架的多个限位接脚274、276。限位接脚274、276分别包括接触接垫252的一邻心部分2742、2762。限位接脚274、276更分别包括限位部分2744、2764以及端脚部分2746、2766。于第一实施例中，致动手段29承载于限位部分2744、2764中，并可于限位部分2744、2764内移动。为了确保致动手段29于限位部分2744、2764内移动，限位部分2744、2764可分别包括一侧或两侧的堰(两侧的堰高可以相同或相异)以提供致动手段29抵靠，然而本发明亦不限于利用此种设计方式的限位部分2744、2764，亦可利用段差的方式形成。此外，每一限位接脚的邻心部分、限位部分以及端脚部分之间，可以是存在一或多个段差，也可以没有段差，以调整晶粒于集成电路式开关中的高度。由此，限位接脚274、276提供一一体成型的结合面以承载并结合致动手段29。参照图4以及图5，致动结构19包括操作手段39以及致动手段29，其可以与集成电路式开关21组装成为一使用者可徒手操作的开关。于此第一实施例中，操作手段39提供一操作面391以供使用者施以一外力F。外力F藉由操作手段39以较均匀的方式分布于致动手段29上，致动手段29所承受的外力F传递至致动信号接脚272，进而使致动信号接脚272接触接垫
252。
又，固定保护结构23亦可以包括包封导电结构261、263、265以及267的结构，例如以封胶281 (见图6)包封导电结构261、263、265以及267。固定保护结构23更可包括以适当的方式形成于晶粒25周围的塑料282。可以选择的，固定保护结构23亦可仅包括一种包封材料的塑料282结构，覆盖上述信号接脚的部分、导电结构、导电接垫以及晶粒的周围。可以选择的，本发明亦可结合导线架的致动信号接脚以及致动手段为一体，如图7所示为本发明的第二实施例，为晶粒、致动信号接脚、固定保护结构的剖面示意图。相较于第一实施例，第二实施例的致动信号接脚372、374直接作为致动手段并且对称分布于晶粒35的接垫352的两侧。接脚372的邻心部分3722位于晶粒35的接垫352上方并与接垫352保持一间距，延伸部分3723的部分接触晶粒35，端脚部分3726则可向晶粒35的第一表面354接触。致动信号接脚374的邻心部分3742位于晶粒35的接垫352上方并与接垫352保持一间距，延伸部分3743则未接触晶粒35，端脚部分3746则可向晶粒35的第一表 面354接触。但本发明不限于此，亦可如第一实施例，将两端脚部分亦可向远离晶粒35的方向延伸。再者，邻心部分3722与端脚部分3726之间以延伸部分3723连接，塑料382则可固定或包覆晶粒35侧壁的延伸部分3723。根据上述，致动信号接脚372、374的各别浮动的邻心部分3722、3742提供一一体成型的结合曲面。当使用者施以外力G于操作手段49的操作面491时，外力G由操作手段49直接传递至致动信号接脚372、374的各别浮动的邻心部分3722、3742，使得浮动的邻心部分3722、3742与晶粒35的接垫352接触，进而作为一种致动信号来致动晶粒35，使晶粒35进行信号的输入、处理、或输出。可以理解的，由于利用导线架的一部分接脚接受外力并移动一行程以接触晶粒，因此可省略第一实施例中被限位的致动手段，只要覆盖一可分布外力的表面于致动信号接脚372、374浮动的邻心部分3722、3742即可，此可分布外力的表面并不被电连接手段结合以及限位。然而，虽然第二实施例中可以省略限位接脚的限位部分的设计，但亦可以保留限位部分的设计。于此种情形下，被保留的限位部分的设计实质上可作为一种接触传导手段，增加接触传导的面积，用以形成一第二运作路径，达到快速散热的目的。因此，在不影响电连接手段提供第一运作路径的情形下，利用限位接脚来作为接触传导手段，如图8所示为本发明的第三实施例，说明晶粒与导电架的立体示意图。与第一实施例相较，限位接脚474、476包括接触晶粒55的第一表面554的延伸部分4762，此时延伸部分4762作为本发明的传导接触手段，形成晶粒所需的散热面积，于提供第一运作路径夕卜，电连接手段更提供第二运作路径以引导晶粒55的热信号至晶粒55的外界。又因为延伸部分4762为限位接脚474、476的一部分延伸所形成的，限位接脚474、476又接触并电连接接垫552，因此延伸部分4762亦可作为一体成型的结合面，提供致动手段接触触及接垫552。根据上述，当接触传导手段由电连接手段提供的情形下，接触传导手段可作为一体成型的结合面。图9为本发明的第四实施例，说明包括方形扁平式无引脚封装(QFN)手段的集成电路式开关侧面示意图。图10为图9中的芯片结构结合致动手段的侧面示意图。参照图9，第四实施例中的晶粒75，其第一表面754接触一电连接手段77 (导线架)的一晶粒承载座778，且多个接垫751、752、759设置于第二表面756。电连接手段77更包括多个接脚771,779以及多个导电结构761、762、769，其中导电结构761连接接脚771与接垫751 ;导电结构762连接晶粒承载座778与接垫752或接垫759 ;导电结构769连接接脚779与接垫759。固定保护结构73，例如一封胶体，包封晶粒75、多个接脚771、779以及多个导电结构761、762、769。固定保护结构73覆盖晶粒承载座778但暴露出晶粒承载座778的表面7781。因此，被暴露出的表面7781以及周围固定保护结构73的表面734为一一体成型的结合面。参照图10，一结合结构74可设置于表面7781与表面734上以供结合致动手段79之用。未受力的致动手段79接触接脚771以及接脚779，利用结合结构74可避免未受力的致动手段79接触晶粒承载座778的被暴露出的表面7781。当施以外力于致动手段79时，致动手段79可移动一行程以触及承载座778被暴露出的表面7781。结合结构74，举例但不限于地，例如一适当形状的垫环，会暴露出部分的表面7781，以供具有平滑轮廓的致动手段限位之用；或是结合结构74包括间隔分布的凹槽，以供具有凸部的致动手段插接之用。根据上述，晶粒承载座778可接地，电性连接晶粒承载座778的接垫752为接地接垫，当致动手段79受外力接触表面7781时，相当于接触晶粒75的接地接垫，进而致动晶粒75以处理其它信号接垫传递信号。 图11为本发明的第五实施例，说明包括近似方形扁平式引脚封装手段的芯片结构侧面示意图。与第四实施例相较，接脚871、接脚879分别具有一段差8711、8791可作为限位部分，固定保护结构83则暴露出晶粒承载座878的表面8781以及段差8711、8791，并且固定保护结构83略凸出于表面8781。由此，晶粒承载座878的表面8781以及段差8711、8791为一一体成型的结合面，提供致动手段89结合并受外力后接触表面8781。图12为本发明的第六实施例，说明包括方形扁平式引脚封装手段的芯片结构侧面示意图。与第五实施例相较，晶粒承载座678的表面6781与具有段差的接脚671、接脚679等高以共同形成设置致动手段69的一体成型的结合面。其次，固定保护结构63的侧壁内退以暴露出接脚671的表面6711以及接脚679的表面6791，其中被暴露出的表面6711与表面6791可与外界的电路板进行电性连接，但本发明不限于此。图13为本发明的第七实施例，说明包括方形扁平式无引脚封装手段的芯片结构侧面示意图。与第五实施例相较，晶粒承载座978具有段差9783以形成下凹的表面9781。以段差9783作为限位结构配合下凹的表面9781。其次，晶粒承载座978包括被固定保护结构93分隔的若干部分9782、9784、9786，每一部分9782、9784、9786皆有电性连接至晶粒95，由此，晶粒承载座978可提供一体成型的结合面给致动手段99以结合于其部分9782与9786，以及受力后接触部分9784之用。图14为本发明的第八实施例的方形扁平式无引脚封装手段的芯片结构。与第四实施例相较，固定保护结构1023的表面10234邻近晶粒承载座10278，固定保护结构1023的表面10235则与晶粒1025的主动面10256相对。其次，导线架提供的信号接脚10271、10279各有一部分与固定保护结构1023的表面10235相邻接，并且信号接脚10271、10279的另一部分与固定保护结构1023的表面10234相邻接。又，电连接手段提供一导电结构10272接触晶粒1025的接垫10259，并延伸于固定保护结构1023中直达固定保护结构1023的表面10235。因此，固定保护结构1023的表面10235、信号接脚10271、信号接脚10279以及导电结构10272共同提供一体成型的结合面。可以选择的，导电结构亦可为晶粒承载座的一延伸部分，亦即利用导线架做出导电结构。参照图15与图16，分别为第九实施例不同角度的立体示意图。与第八实施例相较，导电结构10372由晶粒承载座10378延伸，固定保护结构的表面10334设置了晶粒承载座10378以及信号接脚10371、10379，固定保护结构的另一表面10335设置了导电结构10372以及信号接脚10371、10379。此种情形下，致动手段可选择以表面10334或是表面10335作为一体成型的结合面，甚至可选择以芯片结构的侧壁作为一体成型的结合面，只要受外力时，触及导电结构10372即可。可以选择的，导电结构亦可为导电架分布于晶粒承载座一侧或多侧的接脚之一，利用适当的方式，例如打线的方式，电连接晶粒承载座以及该接脚后，该接脚可延伸直达芯片结构的任一表面/侧壁上。电连接晶粒承载座的接脚数量亦不限定，亦可分布于芯片结构不同的表面/侧壁，如此使得致动手段可选择接触触及的结合面有更多的选择，增加致动手段设置的弹性。 要说明的是，晶粒承载座10378、导电结构10372、信号接脚10371、10379于固定保护结构中的位置以及形状并不限于第九实施例中所示，如图17、18的第十实施例，晶粒承载座10578仅暴露于固定保护结构的表面10534，导电结构10572、信号接脚10571、10579仅暴露于固定保护结构的表面10534、10535上，而芯片结构的侧壁皆为固定保护结构。根据上述，如图19所示为本发明提供一种形成开关的方法的流程图。一种形成开关的方法，包括，步骤600 :形成一芯片结构，该芯片结构提供一一体成型的结合面，以及步骤602 :组装一致动手段与该芯片结构，致动手段结合于该一体成型的结合面上，且该致动手段具有暴露于该开关外部的一操作面，以供承接一外力，该操作面为该开关的一人工施力位置。形成方法包括以一封装手段形成，该封装手段包括单排直插式封装、双排封装型、金属罐封装型或是平坦封装型，其中，平坦封装型，包括方形扁平式封装、方形扁平式无引脚封装、带缓冲垫的方形扁平式封装、带保护环的方形扁平式封装、针脚门阵列封装、球门阵列封装、芯片尺寸封装、板上芯片封装、覆芯片(flip-chip)、无引脚芯片承载座、触点数组封装、芯片上引线封装、多芯片组件或是模压树脂密封凸点数组载体。其次，该形成方法包括以一体成型的方式形成该致动手段的部分结构，且其余结构是以该组装方式结合于该芯片结构。在本发明以部分实施例的方式讨论之时，应可了解本发明并非如此受限。此处的实施例是由实例进行解释，而在本发明的范围之内还有许多的修改、变化或是其它实施例，可增加、移除、及/或重组元件。此外，亦可增加、移除、或是重新排序处理步骤。许多不同的设计及方式亦为可行。
权利要求
1.一种集成电路式开关，其特征在于，包括一芯片结构，该芯片结构提供一一体成型的结合面以接触一致动手段，其中该芯片结构包括 固定保护结构； 晶粒，设置于该固定保护结构中，该晶粒由该致动手段的接触触及而被致动；以及 电连接手段，设置于该固定保护结构中，并与该晶粒电连接，其中该一体成型的结合面至少由该电连接手段提供。
2.如权利要求I所述的集成电路式开关，其特征在于，该电连接手段包括一导线架的多个信号接脚，该些信号接脚对应并电连接至该晶粒的多个导电接垫。
3.如权利要求2所述的集成电路式开关，其特征在于，该电连接手段还包括连接该些信号接脚以及该些导电接垫的多个导电结构。
4.如权利要求2所述的集成电路式开关，其特征在于，该固定保护结构包括固定该些信号接脚至该晶粒的一主动面上的多个黏着结构，且该些导电接垫设置于该主动面上。
5.如权利要求2所述的集成电路式开关，其特征在于，当该致动手段接触该芯片结构时，该些信号接脚的至少任一的一部分移动一行程以电连接并接触对应的该导电接垫。
6.如权利要求5所述的集成电路式开关，其特征在于，移动该行程的该接脚提供该一体成型的结合面。
7.如权利要求6所述的集成电路式开关，其特征在于，该固定保护结构包括多个封胶结构，该多个封胶结构覆盖该些信号接脚的部分以及该些导电接垫。
8.如权利要求7所述的集成电路式开关，其特征在于，该些封胶结构还包括覆盖多个导电结构，该些导电结构连接该些信号接脚以及该些导电接垫。
9.如权利要求2所述的集成电路式开关，其特征在于，该些信号接脚的至少一对对应地设置于该晶粒上，该至少一对信号接脚提供该一体成型的结合面。
10.如权利要求9所述的集成电路式开关，其特征在于，该至少一对信号接脚还包括多个限位部分，且该一体成型的结合面还包括该些限位部分。
11.如权利要求2所述的集成电路式开关，其特征在于，该电连接手段还包括设置于该晶粒的背面的晶粒承载座，该些导电接垫设置于相对于该背面的一主动表面。
12.如权利要求11所述的集成电路式开关，其特征在于，该晶粒承载座暴露于该固定保护结构外以提供该一体成型的结合面。
13.如权利要求11所述的集成电路式开关，其特征在于，该晶粒承载座包括多个分开的部分且该些部分构成一凹槽远离该背面并提供该一体成型的结合面。
14.如权利要求11所述的集成电路式开关，其特征在于，该电连接手段还包括连接部分该些信号接脚至该晶粒承载座的多个导电结构。
15.如权利要求11所述的集成电路式开关，其特征在于，该固定保护结构包括封胶体，该封胶体包封该晶粒，并且覆盖部分晶粒承载座以及该些信号接脚。
16.如权利要求15所述的集成电路式开关，其特征在于，该一体成型的结合面还包括由该封胶体提供，该一体成型的结合面包括未被覆盖的该晶粒承载座以及分布于该晶粒承载座周围的该封I父体。
17.如权利要求15所述的集成电路式开关，其特征在于，该一体成型的结合面还包括由该封胶体提供，该一体成型的结合面包括未被覆盖的该晶粒承载座、分布于该晶粒承载座周围的该封胶体以及未被覆盖的该些接脚。
18.如权利要求15所述的集成电路式开关，其特征在于，该些接脚的部分被暴露于该封胶体外，该被暴露出的该些接脚的部分邻接该封胶体面对该晶粒的该主动表面，或是邻接该封胶体暴露出该晶粒承载座的表面，或是暴露于该芯片结构的一侧壁上。
19.如权利要求18所述的集成电路式开关，其特征在于，该一体成型的结合面还包括由被暴露出该些的接脚的部分所提供。
20.如权利要求15所述的集成电路式开关，其特征在于，被暴露出的该晶粒承载座还包括一延伸部分，该延伸部分由该晶粒承载座延伸至该封胶体面对该晶粒的该主动表面的一表面上，且该延伸部分或被暴露出的该晶粒承载座为该一体成型的结合面的一部分。
21.如权利要求2所述的集成电路式开关，其特征在于，部分该些信号接脚包括一延伸部分，该延伸部分接触该晶粒的一导热背面，该些导电接垫设置于相对于该导热背面的一主动面上。
22.如权利要求21所述的集成电路式开关，其特征在于，该一体成型的结合面还包括由该延伸部分提供。
23.如权利要求I所述的集成电路式开关，其特征在于，该芯片结构包括封装手段，该封装手段包括单排直插式封装、双排封装型、金属罐封装型或是平坦封装型；其中，平坦封装型，包括方形扁平式封装、方形扁平式无引脚封装、带缓冲垫的方形扁平式封装、带保护环的方形扁平式封装、针脚门阵列封装、球门阵列封装、芯片尺寸封装、板上芯片封装、覆芯片、无引脚芯片承载座、触点数组封装、芯片上引线封装、多芯片组件或是模压树脂密封凸点数组载体。
24.如权利要求23所述的集成电路式开关，其特征在于，该封装手段由该固定保护结构以及该电连接手段所构成。
25.如权利要求I所述的集成电路式开关，其特征在于，该致动手段以依序、轮替或同时的方式接触该一体成型的结合面以及一外界元件。
26.如权利要求I或6或9或10或13或16或17或18或20或22或23或25所述的集成电路式开关，其特征在于，该致动手段因应一外力而接触触及该芯片结构。
27.如权利要求26所述的集成电路式开关，其特征在于，该致动手段具有暴露于该集成电路式开关外部的操作面，以供承接该外力。
28.如权利要求27所述的集成电路式开关，其特征在于，该操作面为该集成电路式开关的一人工施力位置。
29.一种开关，其特征在于，包括芯片结构以及结合于该芯片结构中的致动手段；其中，该芯片结构提供一一体成型的结合面，以供该致动手段结合于其上，且该致动手段具有暴露于该集成电路式开关外部的操作面，以供承接一外力。
30.如权利要求29所述的开关，其特征在于，该操作面为该开关的一人工施力位置。
31.如权利要求29所述的开关，其特征在于，该致动手段以组装方式结合于该一体成型的结合面，抑或该致动手段的部分结构以一体成型方式结合于该一体成型的结合面，且其余结构以组装方式结合于该开关。
32.如权利要求29或30或31所述的开关，其特征在于，该芯片结构包括 固定保护结构；晶粒，设置于该固定保护结构中，该晶粒由该致动手段的直接接触触及而被致动；以及 电连接手段，设置于该固定保护结构中，并与该晶粒电连接，其中该一体成型的结合面至少由该电连接手段提供。
33.如权利要求32所述的开关，其特征在于，该电连接手段包括一导线架的多个信号接脚，该些信号接脚电对应并连接至该晶粒的多个导电接垫。
34.如权利要求33所述的开关，其特征在于，该电连接手段还包括连接该些信号接脚以及该些导电接垫的多个导电结构。
35.如权利要求33所述的开关，其特征在于，该固定保护结构包括固定该些信号接脚至该晶粒的一主动面上的多个黏着结构，且该些导电接垫设置于该主动面上。
36.如权利要求33所述的开关，其特征在于，当该致动手段接触该芯片结构时，该些信号接脚的至少任一的一部分移动一行程以电连接并接触对应的该导电接垫，且移动该行程的该接脚提供该一体成型的结合面。
37.如权利要求36所述的开关，其特征在于，该固定保护结构包括封胶结构，该封胶结构覆盖该些信号接脚的部分、该些导电接垫以及连接该些信号接脚以及该些导电接垫的多个导电结构。
38.如权利要求33所述的开关，其特征在于，该些信号接脚的至少一对对应地设置于该晶粒上。
39.如权利要求38所述的开关，其特征在于，该至少一对信号接脚还包括多个限位部分，该至少一对信号接脚提供该一体成型的结合面。
40.如权利要求33所述的开关，其特征在于，该电连接手段还包括设置于该晶粒的背面的晶粒承载座，该些导电接垫设置于相对于该背面的一主动表面。
41.如权利要求40所述的开关，其特征在于，该晶粒承载座暴露于该固定保护结构外以提供该一体成型的结合面。
42.如权利要求40所述的开关，其特征在于，该晶粒承载座包括多个分开的部分且该些部分构成一凹槽远离该背面并提供该一体成型的结合面。
43.如权利要求40所述的开关，其特征在于，该电连接手段还包括连接部分该些信号接脚至该晶粒承载座的多个导电结构。
44.如权利要求40所述的开关，其特征在于，该固定保护结构包括封胶体，该封胶体包封该晶粒，并且覆盖部分晶粒承载座以及该些信号接脚。
45.如权利要求44所述的开关，其特征在于，该一体成型的结合面还包括由该封胶体提供，该一体成型的结合面包括未被覆盖的该晶粒承载座以及分布于该晶粒承载座周围的该封胶体。
46.如权利要求44所述的开关，其特征在于，该一体成型的结合面还包括由该封胶体提供，该一体成型的结合面包括未被覆盖的该晶粒承载座、分布于该晶粒承载座周围的该封胶体以及未被覆盖的该些接脚。
47.如权利要求44所述的开关，其特征在于，该些接脚的部分被暴露于该封胶体外，该被暴露出的该些接脚的部分邻接该封胶体面对该晶粒的该主动表面，或是邻接该封胶体暴露出该晶粒承载座的表面，或是暴露于该芯片结构的一侧壁上，且该一体成型的结合面还包括由被暴露出该些的接脚的部分所提供。
48.如权利要求44所述的开关，其特征在于，被暴露出的该晶粒承载座还包括一延伸部分，该延伸部分由该晶粒承载座延伸至该封胶体面对该晶粒的该主动表面的一表面上，且该延伸部分或被暴露出的该晶粒承载座为该一体成型的结合面的一部分。
49.如权利要求33所述的开关，其特征在于，部分该些信号接脚包括一延伸部分，该延伸部分接触该晶粒的一导热背面，该些导电接垫设置于相对于该导热背面的一主动面上。
50.如权利要求29所述的开关，其特征在于，该芯片结构包括 封装手段，该封装手段包括单排直插式封装、双排封装型、金属罐封装型或是平坦封装型；其中，平坦封装型，包括方形扁平式封装、方形扁平式无引脚封装、带缓冲垫的方形扁平式封装、带保护环的方形扁平式封装、针脚门阵列封装、球门阵列封装、芯片尺寸封装、板上芯片封装、覆芯片、无引脚芯片承载座、触点数组封装、芯片上引线封装、多芯片组件或是模压树脂密封凸点数组载体。
51.如权利要求29所述的开关，其特征在于，包括刀开关、转换开关、按钮开关或是位置开关。
52.一种形成开关的方法，其特征在于，包括 形成一芯片结构，该芯片结构提供一一体成型的结合面；以及 组装一致动手段与该芯片结构，其中该致动手段结合于该一体成型的结合面上，且该致动手段具有暴露于该开关外部的操作面，以供承接一外力。
53.如权利要求52所述的形成开关的方法，其特征在于，该形成方法包括以一体成型的方式形成该致动手段的部分结构，且该致动手段的其余结构是以该组装方式结合于该芯片结构。
54.如权利要求52所述的形成开关的方法，其特征在于，该形成方法包括以一封装手段形成，该封装手段包括单排直插式封装、双排封装型、金属罐封装型或是平坦封装型，其中，平坦封装型，包括方形扁平式封装、方形扁平式无引脚封装、带缓冲垫的方形扁平式封装、带保护环的方形扁平式封装、针脚门阵列封装、球门阵列封装、芯片尺寸封装、板上芯片封装、覆芯片、无引脚芯片承载座、触点数组封装、芯片上引线封装、多芯片组件或是模压树脂密封凸点数组载体。
55.如权利要求52所述的形成开关的方法，其特征在于，该操作面为该开关的一人工施力位置。
56.一种开关，其特征在于，包括 芯片结构，该芯片结构包括固定保护结构、设置于该固定保护结构中的晶粒以及电连接手段，该电连接手段设置于该固定保护结构中并与该晶粒电连接；以及 致动手段，被该固定保护结构限位并致动该芯片结构，其中该致动手段承载一外力以接触该晶粒或该电连接手段两者至少之一。
57.如权利要求56所述的开关，其特征在于，该电连接手段包括一导线架的多个信号接脚，该些信号接脚对应并电连接至该晶粒的多个导电接垫。
58.如权利要求57所述的开关，其特征在于，当该致动手段接触该芯片结构时，该些信号接脚的至少任一的一部分移动一行程以电连接并接触对应的该导电接垫。
59.如权利要求58所述的开关，其特征在于，该固定保护结构包括多个封胶结构，该封胶结构覆盖该些信号接脚的部分以及该些导电接垫。
60.如权利要求58所述的开关，其特征在于，该可移动该行程的该信号接脚为该致动手段。
61.如权利要求57所述的开关，其特征在于，该些信号接脚的至少一对对应地设置于该晶粒上，该至少一对信号接脚还包括多个限位部分以设置该致动手段于该对信号接脚上。
62.如权利要求57所述的开关，其特征在于，该电连接手段还包括设置于该晶粒的背面的晶粒承载座，该些导电接垫设置于相对于该背面的一主动表面。
63.如权利要求62所述的开关，其特征在于，该晶粒承载座暴露于该固定保护结构外以提供该致动手段承受外力接触。
64.如权利要求62所述的开关，其特征在于，该晶粒承载座包括多个分开的部分且该些部分构成一凹槽远离该背面并限位该致动手段。
65.如权利要求62所述的开关，其特征在于，该电连接手段还包括连接部分该些信号接脚至该晶粒承载座的多个导电结构。
66.如权利要求62所述的开关，其特征在于，该固定保护结构包括一封胶体，该封胶体包封该晶粒以及该些信号接脚，并且覆盖部分些晶粒承载座。
67.如权利要求62所述的开关，其特征在于，该些信号接脚具有至少一段差以限位该致动手段。
68.如权利要求67所述的开关，其特征在于，该晶粒承载座具有另一段差以与具有该 段差的信号接脚配合以限位该致动手段。
69.如权利要求56所述的开关，其特征在于，该芯片结构包括封装手段，该封装手段包括单排直插式封装、双排封装型、金属罐封装型或是平坦封装型；其中，平坦封装型，包括方形扁平式封装、方形扁平式无引脚封装、带缓冲垫的方形扁平式封装、带保护环的方形扁平式封装、针脚门阵列封装、球门阵列封装、芯片尺寸封装、板上芯片封装、覆芯片、无引脚芯片承载座、触点数组封装、芯片上引线封装、多芯片组件或是模压树脂密封凸点数组载体。
70.如权利要求69所述的开关，其特征在于，该封装手段由该固定保护结构以及该电连接手段所构成。
71.如权利要求56所述的开关，其特征在于，该致动手段以依序、轮替或同时的方式接触该芯片结构以及一外界元件。
72.如权利要求56项所述的开关，其特征在于，包括刀开关、转换开关、按钮开关或是位置开关。
73.如权利要求56或58或61或62所述的开关，其特征在于，该致动手段因应一外力而接触触及该芯片结构。
74.如权利要求73所述的开关，其特征在于，该致动手段具有暴露于该集成电路式开关外部的操作面，以供承接该外力。
75.如权利要求74所述的开关，其特征在于，该操作面为该集成电路式开关的一人工施力位置。
全文摘要
本发明涉及一种开关及其形成方法。该开关包括一芯片结构，该芯片结构提供一一体成型的结合面。一机械开关的致动手段可受外力以接触触及该一体成型的结合面，进而致动该芯片结构。
文档编号H01H3/32GK102760588SQ20111010382
公开日2012年10月31日 申请日期2011年4月25日 优先权日2011年4月25日
发明者苏家庆, 蔡周贤 申请人:机智创新股份有限公司