专利名称：一种相变存储器形成方法
技术领域：
本发明涉及半导体领域，特别涉及一种相变存储器形成方法。
背景技术：
相变存储器作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器FLASH都具有较大的优越性，成为目前非易挥发性存储技术研究的焦点。相变存储技术的不断进步使之成为未来非易挥发性存储技术市场主流产品最有力的竞争者之图I是现有的相变存储器的结构示意图，包括形成于衬底100表面的晶体管，所述晶体管包括源极102、漏极102以及由栅介质层和栅电极层组成的栅极结构106 ;还包括形成于晶体管源极102或漏极102表面的底部电极130 ;形成在所述底部电极130表面的 相变材料层140，以及形成在所述相变材料层140表面的顶部电极(未示出)。具体地，当电流流经相变存储器时，所产生的焦耳热对相变材料层140进行加热，相变材料层140的材料就会从第一状态(例如非晶态)转变为第二状态(例如结晶态)；状态之间的转变可以因受热不同而选择性地可逆。相变材料层140的材料的两个稳定状态中的任一个都能被指定为逻辑I而另一个被指定为逻辑O。在公开号为US2006138393A1的美国专利中就提供了一种采用含锗前驱物进行低温沉积形成相变材料层140的方法。在高密度相变存储器的设计和制造中，随着设计尺寸不断减小，减小相变材料层复位所需要的操作电压和功耗越来越重要。减小底部电极与相变材料层140之间的接触面积，从而增加底部电极与相变材料层140之间的接触电阻，以在工作电流不变的情况下产生更多的焦耳热，是减小相变材料层140复位所需要的操作电压和功耗的一种有效方法。但是受现有光刻工艺的限制，底部电极与相变材料层140之间的接触面积依然比较大。
发明内容
本发明解决的问题是提供一种相变存储器形成方法，以解决现有相变存储器中，底部电极与相变材料层之间的接触面积比较大的问题。为解决上述问题，本发明的实施例提供一种相变存储器形成方法，包括提供半导体衬底，所述半导体衬底表面形成有第一底部电极，以及依次形成在所述第一底部电极表面的第一介质层、第二介质层、覆盖介质层；依次刻蚀所述覆盖介质层，第二介质层，形成暴露所述第一介质层的第一开口 ；沿所述第一开口刻蚀所述第一介质层，形成暴露第一底部电极的通孔，所述刻蚀工艺同时去除全部或者部分厚度的所述覆盖介质层；形成填充满所述通孔的导电层，并对所述导电层进行平坦化处理，直至暴露所述第一介质层，形成第二底部电极。可选地，形成所述覆盖介质层的步骤包括
在所述第二介质层表面形成第三介质层；刻蚀所述第三介质层，形成暴露所述第二介质层的第四开口 ；在所述第四开口的侧壁形成第四介质层，所述第四介质层具有暴露第二介质层的凹槽，剩余的所述第三介质层与第四介质层构成覆盖介质层。可选地，所述第一开口的形成工艺包括沿所述凹槽刻蚀所述第二介质层，直至暴露所述第一介质层，形成所述第一开口。可选地，所述覆盖介质层和第一介质层的材料是二氧化硅。可选地，所述第二介质层的材料是氮化硅或者是氮氧化硅。可选地，在形成所述通孔的刻蚀工艺中，对所述第一介质层和覆盖介质层的刻蚀选择比相同。
可选地，所述第一介质层和覆盖介质层的材料是二氧化硅。可选地，所述第二介质层的材料是氮化硅或者氮氧化硅。可选地，采用选择性刻蚀工艺刻蚀所述第一介质层，所述刻蚀工艺对第一介质层和第二介质层的刻蚀选择比大于4。 可选地，所述第一底部电极和所述第二底部电极的材料是金属钨。可选地，所述第一介质层的厚度是500-2000埃。可选地，所述第二介质层的厚度是300-1500埃。可选地，所述第三介质层的厚度是600-1500埃。可选地，所述第四介质层的厚度是600-1500埃。可选地，形成所述第二底部电极的步骤包括形成填充满所述通孔且覆盖所述第二介质层的导电层；对所述导电层进行平坦化处理，直至暴露所述第一介质层，形成第二底部电极。与现有技术相比，在本发明的技术方案中，所述第一介质层与覆盖介质层的材料相同，所以在沿凹槽刻蚀第一介质层的工艺中，位于第二介质层表面的覆盖介质层也被刻蚀部分或完全去除，所以后续平坦化处理工艺中，不需要额外去除所述覆盖介质层，因为平坦化工艺中需要去除的厚度比较小，所以平坦化处理的工艺相对容易控制，容易在平坦化处理后形成表面平坦的第二底部电极，从而有利于提高器件的性能；进一步，因为在形成导电层之前，覆盖介质层已经被部分或者完全去除，所以所形成的需要去除导电层的厚度小，且后续平坦化处理工艺中需要去除的厚度也小，所以有利于节约工艺成本，提高工艺效率。
图I是现有的相变存储器的结构示意图；图2至图5是现有的相变存储器的形成过程的剖面结构示意图；图6是一种相变存储器形成过程的剖面结构示意图；图7是本发明的实施例所提供的相变存储器的形成方法的流程示意图；图8至图13是本发明的实施例所提供的相变存储器的形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有的相变存储器的底部电极与相变材料层间的接触面积比较大。一种相变存储器形成方法是，参考图2，提供半导体衬底200，所述半导体衬底200表面形成有第一底部电极210,所述第一底部电极表面依次形成有第一二氧化娃层220、第一氮化硅层230，以及第二二氧化硅层240，所述第二二氧化硅层240具有凹槽250。参考图3，在所述凹槽的侧壁和底部形成第二氮化硅层260，所述第二氮化硅层260的材料是氮化硅，所述第二氮化硅层260具有第一开口，然后沿所述第一开口依次刻蚀第一氮化娃层230、第一二氧化娃层220,直至暴露所述第一底部电极210,形成通孔280。参考图4，形成填充满所述通孔280的导电层270。参考图5，对所述导电层270进行平坦化处理，直至暴露所述第一二氧化硅层220，形成第二底部电极290。·上述方法中，通过控制第二氮化硅层260的厚度，形成宽度较小的第一开口，进一步形成第二底部电极，所述第二底部电极的宽度等于第一开口的宽度。在后续工艺中，在所述第二底部电极的表面形成相变材料层，并以这种方法减小底部电极与相变材料层之间的接触面积。但是，上述方法的工艺较为复杂，并且所形成的相变存储器性能不够好。参考图4和图5，上述相变存储器形成方法中，先形成填充满所述通孔280的导电层270，再对所述导电层270进行平坦化处理形成第二底部电极290，所形成的导电层270的厚度等于第一二氧化硅层220、第一氮化硅层230、第二二氧化硅层240、第二氮化硅层260之和，且后续需要采用平坦化处理去除的导电层270的厚度等于第一氮化硅层230、第二二氧化硅层240、第二氮化硅层260之和，平坦化处理去除的厚度比较大一方面提高了工艺的成本，另一方面使得平坦化处理难以控制，并且平坦化处理后形成的表面比较粗糙，会造成形成的器件性能不够好。为此，发明人尝试通过减小介质层的厚度，减小平坦化处理中需要去除的导电层的厚度，并提供了一种新的形成相变存储器的方法，如图6所示，提供半导体衬底600，所述半导体衬底600内形成有第一底部电极610,然后在所述第一底部电极610表面形成第一二氧化娃层620,在所述第一二氧化娃层620表面形成第一氮化娃层630,所述第一氮化娃层630形成有开口，所述开口暴露第一二氧化娃层620,且所述开口的位置与第一底部电极610的位置正对，接着在所述开口的侧壁和底部形成第二氧化硅层640，依次刻蚀所述第二氧化娃层640、第一二氧化娃层620,直至形成暴露第一底部电极610的通孔,后续在所述通孔内形成第二底部电极。但是在实际工艺中发现，在刻蚀第一二氧化硅层620的过程中，会同时刻蚀位于所述开口侧壁的第二氧化硅层640，使开口的宽度逐渐增加，使得所形成的通孔宽度不够小。发明人经过进一步研究，在本发明的实施例中提供一种相变存储器形成方法。图7是本发明实施例所提供的相变存储器形成方法的流程示意图，包括步骤S101，提供半导体衬底，所述半导体衬底表面形成有第一底部电极，以及依次形成在所述第一底部电极表面的第一介质层、第二介质层、第三介质层；步骤S102，刻蚀所述第三介质层，形成暴露所述第二介质层的第四开口 ；步骤S103，在所述第四开口的侧壁形成第四介质层，所述第四介质层具有凹槽；步骤S104，沿所述凹槽刻蚀所述第二介质层，直至暴露所述第一介质层，形成第一开口 ；
步骤S105，沿所述第一开口刻蚀所述第一介质层，形成暴露第一底部电极的通孔，所述刻蚀工艺对所述第一介质层、第三介质层、第四介质层具有相同的刻蚀选择比；步骤S106，形成填充满所述通孔的第二底部电极。在本发明的实施例中，先在第一底部电极的表面依次形成第一介质层、第二介质层，第三介质层，且第一介质层与第三介质层材料相同；然后刻蚀所述第三介质层形成暴露所述第二介质层的第四开口 ；接着在所述第四开口的侧壁形成第四介质层，且所述第三介质层的材料与第四介质层的材料相同，所述第四介质层具有凹槽，且所述凹槽的宽度小于第四开口的宽度；之后，沿所述凹槽刻蚀所述第二介质层形成第一开口 ；再沿所述第一开口刻蚀所述第一介质层，形成暴露所述第一底部电极的通孔。因为第三介质层、第四介质层与第一介质层的材料相同，所以在形成所述通孔的过程中，第三介质层、第四介质层也被去除，又因为在形成所述通孔的刻蚀工艺对第一介质层和第二介质层具有较大的刻蚀选择t匕，所以第二介质层不会被刻蚀，也就是说，所述通孔的宽度等于第一开口的宽度，后续工艺还会形成填充满所述通孔的导电层。通过本发明的实施例在减小导电层(即后续的第二底部电极)的宽度的同时，减小了形成的导电层的厚度；并且在对导电层进行平坦化处理直至暴露第一介质层的步骤中，第三介质层、第四介质层已经被去除，从而降低了平坦化处·理的难度，并且在平坦化处理之后形成的第二底部电极表面平坦，有利于提高器件的性能。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。图8至图13是本实施例所提供的形成相变存储器的过程的剖面结构示意图。参考图8，提供半导体衬底300，所述半导体衬底300表面形成有具有通孔的隔离介质层370，填充满所述通孔的第一底部电极310，以及形成在所述第一底部电极310和隔离介质层370表面的第一介质层320、形成在所述第一介质层320表面的第二介质层330、和形成在所述第二介质层330表面的第三介质层340。本实施例中，所述半导体衬底300用于为后续形成相变存储器提供平台，所述半导体衬底300是硅衬底或者SOI衬底等。所述半导体衬底300内还形成有用于控制相变存储器工作状态的晶体管(未示出)等其他器件。所述第一底部电极310的形成过程包括在所述半导体衬底300表面形成隔离介质层370，所述隔离介质层370具有通孔；形成填充满所述通孔的第一底部电极310。本实施例中，所述第一底部电极310的材料是金属鹤。本实施例中，所述第一介质层320和第三介质层340的材料都是二氧化硅，第二介质层330的材料是氮化硅或氮氧化硅。在本发明的其他实施例中，所述第一介质层320和第三介质层340的材料可以互不相同，但是可以是在同一刻蚀工艺中具有相同的刻蚀速率，并与第二介质层330具有较大的刻蚀选择比。本实施例中，所述第一介质层320的厚度是500-2000埃；所述第二介质层330的厚度是300-1500埃；所述第三介质层340的厚度是600-1500埃。所述第一介质层320的厚度等于后续形成的第二底部电极的厚度；所述第二介质层330的厚度过小可能在后续形成暴露第一底部电极的通孔中无法对第一介质层320提供足够的保护，所述第二介质层330的厚度过大，会增加后续去除所述第二介质层330的难度；第三介质层340的厚度根据后续形成的通孔的宽度以及第一介质层320、第二介质层330的厚度进行调节。参考图9，刻蚀所述第三介质层340，形成暴露所述第二介质层330的第四开口 40。本实施例中，采用含氟气体刻蚀所述第三介质层340，形成暴露所述第二介质层330的第四开口 40。本实施例中，可以通过调节刻蚀工艺的参数，使刻蚀工艺对第三介质层340和第二介质层330具有较大的刻蚀选择比，具体的工艺参数可以根据工艺需要进行调节。参考图10，在所述第四开口的侧壁形成第四介质层350，所述第四介质层350具有凹槽10。 本实施例中，因为凹槽10的宽度等于第四开口的宽度减去两倍的第四介质层350的宽度，所以可以通过控制第四介质层350的厚度控制所述凹槽10的宽度。后续工艺中还包括沿所述凹槽10依次刻蚀所述第二介质层330、第一介质层320，形成暴露所述第一底部电极310的通孔，并形成填充满所述通孔的第二底部电极。本实施例中，所述第四介质层350的厚度等于500-1500埃。本实施例中，通过控制凹槽10的宽度，控制第二底部电极的宽度，后续在第二底部电极表面形成相变材料层，从而实现了减小底部电极与相变材料层的接触面积的目的。在本实施例中，在所述第四开口 40的侧壁形成具有凹槽10的第四介质层350的步骤包括在所述第三介质层340表面，以及所述第四开口 40的侧壁和底部形成第五介质层，然后刻蚀所述第五介质层直至暴露第二介质层330，从而形成具有凹槽10的第四介质层 350。受工艺的影响，所述第五介质层位于第四开口 40底部的厚度会小于位于所述第三介质层340表面的厚度，所以所形成的所述第四介质层350在所述第三介质层340表面有一定厚度。本实施例中，所述第四介质层350的材料是二氧化硅，所述第四介质层350与剩余的第三介质层340组成覆盖介质层。参考图11，沿所述凹槽刻蚀所述第二介质层330,直至暴露所述第一介质层320,形成第一开口 20。本实施例中，米用含氟气体刻蚀所述第二介质层330,形成暴露第一介质层320的
第一开口 20。参考图12,沿所述第一开口刻蚀所述第一介质层320,形成暴露第一底部电极310的通孔30，所述刻蚀工艺对所述第一介质层320、第三介质层340、第四介质层350具有相同的刻蚀选择比，对覆盖介质层和第二介质层330具有较大的刻蚀选择比。在本实施例中，因为在沿所述第一开口刻蚀所述第一介质层320的工艺中，刻蚀气体比较难以进入宽度比较小的第一开口，所以对位于第一开口底部的第一介质层320的刻蚀速度会小于对位于表层的第三介质层340、第四介质层350的刻蚀速度，导致第三介质层340、第四介质层350会全部被消耗，所以为了不使第一开口的宽度增加，本步刻蚀工艺需要对覆盖介质层和第二介质层330具有较大的刻蚀选择比，发明人经过大量实验研究发现，所述刻蚀工艺对覆盖介质层(本实施例中材料为二氧化硅)和第二介质层330 (本实施例中材料为氮化硅)的刻蚀选择比需要大于4。因为本实施例中，所述第一介质层320与所述第三介质层340和第四介质层350的材料相同，所以在刻蚀所述第一介质层320的工艺中，所述第三介质层340和第四介质层350也被同时刻蚀。通过控制刻蚀选择比以及第一介质层320的厚度、以及第三介质层340和第四介质层350的厚度，可以使本步刻蚀停止在第一底部电极310的表面，形成通孔30。参考图13，形成填充满所述通孔30的第二底部电极360。可以采用电镀或者PVD或者CVD的方法形成所述第二底部电极360。本实施例中，所述第二底部电极360的材料是钨。 在后续过程中，还包括对第二底部电极360进行平坦化处理，直至暴露所述第一介质层320。在对第二底部电极360进行平坦化处理的步骤中，因为第三介质层、第四介质层已经被去除(在本发明的其他实施例中，第三介质层、第四介质层可能没有被全部去除，但是第三介质层和第四介质层的厚度肯定会被降低)，所以所需要去除的厚度近似为第二介质层的厚度，所以工艺的效率比较高，并且不会造材料的浪费；此外，因为去除的厚度比较小，所以平坦化处理的工艺容易控制，平坦化处理后，得到的第二底部电极的表面平坦，有利于提闻器件的性能。综上，本发明的技术方案中，在沿凹槽刻蚀所述第一介质层的工艺中，对覆盖介质层和第一介质层的刻蚀选择比相同，所以位于第二介质层表面的覆盖介质层也被全部或部分刻蚀去除，在后续平坦化处理工艺中，不需要额外去除所述覆盖介质层，因为平坦化工艺中需要去除的厚度比较小，所以平坦化处理的工艺相对容易控制，容易在平坦化处理后形成表面平坦的第二底部电极，从而有利于提高器件的性能；进一步，因为在形成导电层之前，覆盖介质层已经被去除，所以所形成的导电层的厚度小，且后续平坦化处理工艺中需要去除的厚度也小，所以有利于节约工艺成本，提高工艺效率。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种相变存储器形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底表面形成有第一底部电极，以及依次形成在所述第一底部电极表面的第一介质层、第二介质层、覆盖介质层；依次刻蚀所述覆盖介质层，第二介质层，形成暴露所述第一介质层的第一开口； 沿所述第一开口刻蚀所述第一介质层，形成暴露第一底部电极的通孔，所述刻蚀工艺同时去除全部或者部分厚度的所述覆盖介质层； 形成填充满所述通孔的导电层，并对所述导电层进行平坦化处理，直至暴露所述第一介质层，形成第二底部电极。
2.依据权利要求I所述的相变存储器形成方法，其特征在于，形成所述覆盖介质层的步骤包括 在所述第二介质层表面形成第三介质层； 刻蚀所述第三介质层，形成暴露所述第二介质层的第四开口 ； 在所述第四开口的侧壁形成第四介质层，所述第四介质层具有暴露第二介质层的凹槽，剩余的所述第三介质层与第四介质层构成覆盖介质层。
3.依据权利要求2所述的相变存储器形成方法，其特征在于，所述第一开口的形成工艺包括沿所述凹槽刻蚀所述第二介质层，直至暴露所述第一介质层，形成所述第一开口。
4.依据权利要求I所述的相变存储器形成方法，其特征在于，所述覆盖介质层和第一介质层的材料是二氧化硅。
5.依据权利要求I所述的相变存储器形成方法，其特征在于，所述第二介质层的材料是氮化娃或者是氮氧化娃。
6.依据权利要求I所述的相变存储器形成方法，其特征在于，在形成所述通孔的刻蚀工艺中，对所述第一介质层和覆盖介质层的刻蚀选择比相同。
7.依据权利要求I所述的相变存储器形成方法，其特征在于，所述第一介质层和覆盖介质层的材料是二氧化硅。
8.依据权利要求I所述的相变存储器形成方法，其特征在于，所述第二介质层的材料是氮化硅或者氮氧化硅。
9.依据权利要求I所述的相变存储器形成方法，其特征在于，采用选择性刻蚀工艺刻蚀所述第一介质层，所述刻蚀工艺对第一介质层和第二介质层的刻蚀选择比大于4。
10.依据权利要求I所述的相变存储器形成方法，其特征在于，所述第一底部电极和所述第二底部电极的材料是金属钨。
11.依据权利要求I所述的相变存储器形成方法，其特征在于，所述第一介质层的厚度是 500-2000 埃。
12.依据权利要求I所述的相变存储器形成方法，其特征在于，所述第二介质层的厚度是 300-1500 埃。
13.依据权利要求2所述的相变存储器形成方法，其特征在于，所述第三介质层的厚度是 600-1500 埃。
14.依据权利要求2所述的相变存储器形成方法，其特征在于，所述第四介质层的厚度是 600-1500 埃。
15.依据权利要求I所述的相变存储器形成方法，其特征在于，形成所述第二底部电极的步骤包括 形成填充满所述通孔且覆盖所述第二介质层的导电层； 对所述导电层进行平坦化处理，直至暴露所述第一介质层，形成第二底部电极。
全文摘要
一种相变存储器形成方法，包括提供半导体衬底，所述半导体衬底表面形成有第一底部电极，以及依次形成在所述第一底部电极表面的第一介质层、第二介质层、第三介质层；刻蚀所述第三介质层，形成暴露所述第二介质层的第四开口；在所述第四开口的侧壁形成第四介质层，所述第四介质层具有凹槽；沿所述凹槽刻蚀所述第二介质层，直至暴露所述第一介质层，形成第一开口；沿所述第一开口刻蚀所述第一介质层，形成暴露第一底部电极的通孔，所述刻蚀工艺对所述第一介质层、第三介质层、第四介质层具有相同的刻蚀选择比；形成填充满所述通孔的第二底部电极。通过本发明可以提高相变存储器的性能。
文档编号H01L45/00GK102956819SQ20111025221
公开日2013年3月6日 申请日期2011年8月30日 优先权日2011年8月30日
发明者朱南飞, 吴关平 申请人:中芯国际集成电路制造(上海)有限公司