专利名称：导电凸块的柱设计的制作方法
技术领域：
本发明涉及半导体领域，更具体地，本发明涉及一种导电凸块的柱设计。
背景技术：
为了提供外部连接器的物理连接和电连接点，可以在半导体衬底上形成导电柱。通常，穿过半导体衬底的顶部钝化层形成这些导电柱，从而为形成在半导体衬底上的有源器件提供外部连接。为了包括随后形成的连接，例如，球形导电凸块，将导电柱形成 为圆柱形。可以由诸如焊料的连接材料在导电柱上方形成导电凸块。通常，将导电凸块设置在导电柱上方，然后加热该导电凸块，从而使得该导电凸块部分熔化并且回流为凸块形状。一旦形成，然后，可以将导电凸块设置为与分离的衬底相接触，例如，该衬底为印刷电路板或另一半导体衬底。在将导电凸块设置为接触以后，为了将导电凸块接合至分离衬底，导电凸块可以再次回流，从而不仅在半导体衬底和分离衬底之间提供了电连接，而且在半导体衬底和分离衬底之间提供了接合机制。然而，为了使这种工艺可靠，当将导电凸块设置在圆形导电柱的上方时，必须精确控制导电材料的数量。如果导电材料的数量过多，则增加了在回流工艺期间无意之中可能造成彼此相邻的导电凸块接触和桥接的危险，提供了不期望的短路。反之，如果导电材料的数量不足，则增加了提供在衬底之间的充分连接的导电材料不足的危险，从而导致增加虚焊的危险。另外，在导电凸块和圆形导电柱之间的界面为出现裂纹的薄弱环节，可能通过接合工艺导致这种裂纹。如果导电柱的侧壁完全暴露在周围环境中并且可能使该导电柱的侧壁有过多的氧化，则可能使这种弱点进一步加剧，从而增加了在导电柱和底部填充之间产生分层的危险。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括第一衬底；以及导电柱，向远离所述第一衬底的方向延伸，所述导电柱包括垂直于所述第一衬底的一个或多个沟槽。在该半导体器件中，进一步包括导电材料，位于所述一个或多个沟槽内。在该半导体器件中，所述导电材料为焊料。在该半导体器件中，进一步包括第二衬底，位于所述第一衬底上方；以及导电区域，位于所述第二衬底上方，其中，所述导电区域与所述导电材料相接触。在该半导体器件中，所述导电材料延伸超过所述导电柱的直径。在该半导体器件中，所述导电材料仅填充了所述一个或多个沟槽的一部分。在该半导体器件中，所述导电柱包含铜。在该半导体器件中，所述一个或多个沟槽包括对称地设置在所述导电柱周围的至少两个或更多个沟槽。根据本发明的另一方面，提供了一种半导体器件，包括钝化层，位于衬底上方；导电柱，延伸穿过所述钝化层，所述导电柱具有外圆周；多个凹槽，位于所述导电柱的所述外圆周的周围；以及导电材料，位于所述导电柱上方。在该半导体器件中，所述导电材料为焊料。在该半导体器件中，所述多个凹槽包括四个凹槽。在该半导体器件中，所述导电材料填充了所述钝化层上方的所述多个凹槽。在该半导体器件中，所述导电材料仅部分填充了位于所述钝化层上方的所述多个凹槽。
在该半导体器件中，进一步包括第二衬底；以及接触件，位于所述第二衬底上方，其中，位于所述第二衬底上方的所述接触件与所述导电材料相接触。根据本发明的又一方面，提供了一种制造半导体器件的方法，所述方法包括在衬底上方形成具有一个或多个沟槽的第一导电柱，所述一个或多个沟槽垂直于所述衬底；将导电材料设置在所述第一导电柱上；以及将所述导电材料回流，使得所述导电材料的一部分被动地导入所述一个或多个沟槽中。在该方法中，进一步包括将第二导电柱设置为与所述导电材料相接触；以及将所述导电材料回流，从而将第二导电柱与所述第一导电柱相接合，其中，所述导电材料将所述第一导电柱与所述第二导电柱自对准。在该方法中，将所述导电材料回流进一步形成延伸超过所述第一导电柱的直径的所述导电材料的延伸部。在该方法中，形成具有一个或多个沟槽的所述导电柱进一步包括在所述导电柱周围对称地形成两个或多个沟槽。在该方法中，所述导电柱包含铜。在该方法中，进一步包括在将所述导电材料设置在所述第一导电柱上以前，在所述第一导电柱上方形成势鱼层。
为了更好地理解本实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中图IA至图IB示出了根据实施例的带有导电柱的衬底，该导电柱具有沟槽；图2A至图2B示出了根据实施例的将导电材料设置在导电柱上方并且设置在沟槽内的设置方式；图3A至图3B示出了根据实施例的通过导电材料将衬底与另一衬底的接合；以及图4示出了根据实施例的具有不对称设置的沟槽的导电柱。除非另有说明，否则在不同附图中的相应数字和标号通常指的是相应部件。为了清楚地示出实施例的相关方面而绘制附图，并且没有必要按比例绘制这些附图。
具体实施例方式下面，详细讨论实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出制造和使用本实施例的具体方式，而不用于限制本实施例的范围。结合具体上下文中的实施例描述了具体实施方式
，即，在其上形成有导电凸块的导电柱。然而，还可以将实施例应用于其他物理连接和电连接。现在，参考图1A，示出了半导体管芯100，期望在该半导体管芯上方形成导电凸块205(在图IA中没有示出，但是在以下图2A中进行了示出和论述)。半导体管芯100具有第一衬底101、有源器件103、金属化层105、钝化层107、一系列导电柱109、以及沿着导电柱109的侧壁的沟槽111。第一衬底101可以包括体硅(掺杂或未掺杂)、或者绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括半导体材料层，例如，硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)、或者其组合。可以使用的其他衬底包括多层衬底、梯度衬底、或者混合定向衬底。·
在图I中，有源器件103示出为单个晶体管。然而，本领域中的技术人员应该意识至IJ，可以将诸如电容器、电阻器、以及电感器等的各种无源器件用于生成设计的期望结构和功能要求。可以使用任何适当方法在第一衬底101的表面内或在第一衬底的表面上形成有源器件103。在第一衬底101和有源器件103的上方形成金属化层105，并且该金属化层设计为连接各种有源器件103，从而形成功能电路。虽然在图I中将金属化层示出为单层，但是金属化层105由介电材料和导电材料的交替层形成，并且可以通过任何适当工艺(例如，沉积、镶嵌、双镶嵌等)形成该金属化层。在实施例中，存在通过至少一个层间介电层(ILD)与第一衬底101分离的至少四层金属化层，但是金属化层105的准确数量取决于半导体管芯100的设计。为了防止暴露可能导致的物理和环境损害，可以在位于有源器件103上方的金属化层105上形成钝化层107。钝化层107可以由以下材料组成一种或多种适当介电材料，例如，聚合物、氧化硅、氮化硅；低k介电材料，例如，掺碳氧化物；超低k介电材料，例如，多孔碳掺杂二氧化硅；或者其组合。可以通过诸如化学汽相沉积(CVD)的工艺形成钝化层107，但是可以利用任何适当工艺，并且可以具有在约O. 5μπι和约5μπι之间的厚度，例如，约 9.25ΚΑ。可以形成导电柱109，从而为了在金属化层105和外部器件301 (在图I中没有示出，而是下文中结合图3Α示出和论述)之间形成接触而提供导电区域，该外部器件为例如印刷电路板或者例如以倒装法布置的其他半导体管芯。可以通过最初在钝化层107的上方形成光刻胶(未不出)而将导电柱109的厚度形成为大于约20 μ m,或者甚至大于约60 μ m。可以将光刻胶图案化，从而暴露出钝化层107的一部分，导电柱109延伸穿过该钝化107层。一旦进行了图案化，然后，可以将光刻胶用作掩模，以去除钝化层107的期望部分，从而暴露出下层的金属化层105的这些部分，导电柱109与下层金属化层的这些部分接触。在钝化层107经过图案化之后，可以在钝化层107以及光刻胶的开口内形成导电柱109。导电柱109可以由诸如铜的导电材料形成，但是还可以使用诸如镍、金、或者金属合金的其他导电材料，或者其组合等。另外，可以使用诸如电镀的工艺形成导电柱109，其中，通过该工艺，电流流经金属化层105的导电部分，对于该金属化层的导电部分期望形成导电柱109，并且将该金属化层105浸入溶液中。为了填充和/或过填充光刻胶和钝化层107的开口，溶液和电流在该开口内沉积了例如铜，从而形成导电柱109。然后，例如，可以使用化学机械抛光(CMP)去除位于开口外部的多余的导电材料。在形成了导电柱109以后，可以通过诸如灰化的工艺去除光刻胶，从而将光刻胶的温度升高直到光刻胶分解并且可以去除该光刻胶。在去除光刻胶以后，导电柱109延伸远离钝化层107第一距离(I1,该第一距离在约5μηι和约50 μ m之间,例如40 μ m。可选地，可以通过例如化学镀(electroless plating)在导电柱109的上方形成势鱼层(未示出)，其中，势垒层可以由镍、钒(V)、铬(Cr)、以及其组合形成。然而，本领域中的技术人员应该了解，上文所述的形成导电柱109的工艺仅为一种这样的描述，并且并不打算将实施例限于这种确切工艺。更确切地，所述工艺仅是为了说明，因为可选地，可以可选地采用任何适当工艺形成导电柱109。例如，还可以采用以下工艺将钝化层107形成为大于其最终厚度的厚度，在钝化层107的开口中形成导电柱109，然后去除钝化层107的顶部，从而使得导电柱109延伸远离钝化层107。所有的适当工艺都 完全旨在包括在本实施例的范围内。图IB示出了沿在图IA中的线1-1'的导电柱109中的一个的俯视图。如所示，可以为了用作设置在导电柱109的上方的大量导电材料201的缓冲区(在图IB中没有示出，而是以下结合图2A进行示出和论述)而将导电柱109定型。特别地，可以为了用作导电材料201的储存器而将导电柱109定型，从而使得导电柱109可以保持任何过多的导电材料201 (如果导电材料201太多)，或者在接合工艺期间另外提供导电材料201 (如果导电材料201不足)。在实施例中，可以将导电柱109形成为具有沿着该导电柱109的外圆周的边的一系列沟槽111或凹槽(groove)。可以将这些沟槽111形成为单个沟槽或形成为多个沟槽。如果具有多个沟槽110，则可以在导电柱109的外圆周的周围对称地形成沟槽111，或者可选地，可以在所期望的导电柱109的外圆周的周围不对称地形成沟槽。在图IB所示出的实施例中，在导电柱109的外圆周的周围具有对称形成的四个沟槽111。可以通过在导电柱109和导电材料201之间的毛细管力被动地将导电材料201引入沟槽111的这种方式形成沟槽111。例如，在利用铜作为导电柱109和利用焊料作为导电材料的实施例中，可以形成导电柱109，从而使得该导电柱109具有在约10 μ m和约IOOym之间的第一直径(12，例如，约80 μ m，，并且，可以将沟槽111成形为如图IB所示的曲线矩形，该沟槽具有约I μ m和约10 μ m之间的第一深度d3，例如，约5 μ m，和约3 μ m和约30 μ m之间的第一宽度W1，例如约20 μ m。然而，本领域中的技术人员应该了解，沟槽111的精确形状不仅限于上述和在图IB中所示的曲线矩形形状。可选地，可以采用任何其他适当形状，该任何其他形状为了被动地将导电材料201引入沟槽111，提供了足够大的毛细管力。例如，可选地，可以利用半圆形、三角形、或凹腔形等。可以通过其他工艺步骤实施导电柱109的成形，但是也可能不需要任何额外的工艺步骤的情况下实施该导电柱的成形。例如，可以通过在相同光刻胶中形成期望形状将沟槽111形成为导电柱109，可以在如上文结合图IA所述的导电柱109的形成期间利用相同的光刻胶，从而遮盖(mask)并蚀刻钝化层107。然而，还可以利用任何其他适当工艺，例如，最初形成具有圆柱形的导电柱109，然后单独地形成沟槽111，从而在导体圆柱109中形成沟槽111。图2A示出了在将导电材料201设置在导电柱109上方并且对导电材料201实施回流工艺以后，半导体管芯100的横截面图。导电材料201可以包括诸如锡的材料，或者其他适当材料，例如，银、无铅锡、或者铜。在导电材料201为锡的实施例中，可以通过最初通过诸如蒸发、电镀、印刷等的这些通用方法形成锡层来形成导电材料201，该导电材料的厚度在约10 μ m至约30 μ m之间，例如，约15 μ m。—旦在导电柱109上方形成导电材料201,可以实施回流工艺，从而将导电材料201变换为导电凸块205。在回流工艺中，导电材料201的温度在约10秒和约60秒之间的时间段内，例如，约35秒内，上升至约200°C和约260°C之间，例如，约250°C。这种回流工艺使导电材料201部分熔化,然后，由于导电材料201的表面张力将该导电材料本身拉伸为期望的凸块形状。 另外，导电材料201的相同表面张力，结合导电材料201和导电柱109之间的毛细管力还将导电材料201引入沟槽111，该沟槽沿着导电柱109的外圆周位于钝化层107的上方。可以将导电材料201拉入沟槽111，足以完全填充沟槽111到达钝化层107(如在标示为207的第一区域中所示的)，或者仅部分拉入沟槽111 (如在标示为209的第二区域中所示的)。一旦在沟槽111中，导电材料201的表面张力保持了由沟槽111所控制的导电材料201。甚至对于位于沟槽111外部的一些导电材料201施加这种被动控制，因为导电材料201的表面张力将导电材料201成形为凸起，该凸起从沟槽111向外延伸第二距离d4(如，下文在图2B中所示的)，该第二距离在约Ιμπι和约15 μ m之间，例如，约10 μ m。通过这种工艺，即使所存储的过多的导电材料201大于沟槽111本身的实际体积，沟槽111也可以通过基本上将过多的导电材料存储在沟槽111中用作导电材料201储存器，该沟槽111沿着导电柱109的侧面。图2B示出了在回流工艺以后沿着在图2A中的线2-2'的导电柱109中的一个的放大俯视图。在回流工艺期间，将过多的导电材料201被动地引入并且填充沿着导电柱109的外圆周的沟槽111。如上文所论述的，沟槽111甚至可以控制比可能适合沟槽111的导电材料更多的导电材料201，因为导电材料201的表面张力允许导电材料201延伸超过导电柱109凸起的第一直径d2向沟槽111界限的外部，而仍通过沟槽11被动控制该导电材料。通过在最初的回流工艺期间被动地将导电材料201引入沟槽，可以存储过多的导电材料201，从而降低了过多的导电材料201与相邻的导电柱109桥接的可能性。另外，通过沿着导电柱109的侧壁引导过多的导电材料201，过多的导电材料201还可以减小暴露和可能氧化的侧壁的面积，从而降低了分层的可能性。图3A示出了在将半导体管芯100接合至外部器件301以后，半导体管芯100的横截面图。如所示，外部器件301可以与半导体管芯100相类似，具有外部衬底303、外部有源器件305、外部金属化层307、外部钝化层309、以及具有外部沟槽313的外部导电柱311。然而，外部器件301不仅限于另一半导体管芯，并且可以包括其他器件，例如，印刷电路板、封装衬底、或者通过导电材料201提供与导电柱109的期望连接的任何其他适当器件。
在外部器件301与半导体管芯100相类似的实施例中，将导电凸块205 (在图3A中没有示出，而是上文结合图2A示出和描述)与位于外部衬底303上方的外部导电柱311对准，并且与位于外部衬底上方的该外部导电柱311物理接触和电气接触。一但导电材料201与外部导电柱311物理接触，可以实施接合工艺。接合工艺可以包括提高导电材料201的温度，从而再次使导电材料201回流，并同时施加压力。回流使导电材料201接合至外部导电柱311，从而将半导体管芯100接合至外部器件301。在接合工艺期间，位于导电柱109中的沟槽111用作储存器，通过该储存器可以将导电材料提供给导电凸块205，或者从导电凸块205去除该导电材料。例如，如果具有形成在导电凸块205中的过多的导电材料201，则可以在回流和接合工艺期间将该过多的导电材料被动地引入沟槽111，从而降低了在相邻导电柱109之间产生不期望的桥接的可能性。另外，如果要形成与外部导电柱311相接合的导电凸块205的导电材料201不足(这通常导致虚焊)，则可以将存储在沟槽111中的额外的导电材料201被动地从沟槽111中拉出，以将额外的导电材料201提供给导电凸块205，从而有助于防止发生虚焊。 另外，因为沟槽111破坏了导电柱109的标准圆柱形状，所以通过导电材料201的表面张力施加给导电柱109的作用力被不均衡地施加给导电材料201的不同部分。例如，导电材料201的表面张力可以将作用力施加给沟槽111周围的导电柱109，该作用力与施加给没有设置在沟槽111周围的导电柱109的作用力不同。这种作用力之间的偏差可以通过将旋转力传递给导电柱109和外部导电柱311在接合和回流工艺期间提供自对准，直到位于导电柱109中的沟槽111和位于外部导体311中的外部沟槽313彼此对准。这种旋转力有助于对准导电柱109和外部导电柱311，从而有助于校正或降低对准的任何潜在误差或对准不匹配。图3B示出了在沿着图3A中的线3-3 ^回流和接合工艺以后，导电柱109中的一个的放大俯视图，其中，沟槽111将额外的导电材料201提供给导电凸块205。如所示，可以从沟槽111去除额外的导电材料201，并且将该额外的导电材料添加至导电凸块205(在图3B中没有示出，而是在以上图3A中示出)。这种去除可能(但是不必)导致导电材料201的凸起的减小(如参见以上图2B)，从而使得导电材料201完全包括在沟槽111内。图4示出了可能以不对称图案设置位于导电柱109的外围周围的沟槽111的另一实施例。例如，可以沿着三个方向将位于导电柱109的周围的沟槽111设置在导电柱109的圆周的周围，使得这些沟槽在导电柱109的相对侧面上没有彼此的镜像。通过将沟槽111不对称地设置在导电柱109的周围，可以提高导电柱109和外部导电柱311之间的旋转力(例如，参见以上图3A)，并且提高了在导电柱109和外部导电柱311之间的自对准，当导电柱和外部导电柱接合在一起时，进一步有助于校正或降低在导电柱109和外部导电柱311之间的对准的任何潜在误差或对准不匹配。根据实施例，提供了半导体器件，包括第一衬底和在远离第一衬底的方向上延伸的导电柱。导电柱包括与第一衬底垂直的一个或多个沟槽。根据另一实施例，提供了半导体器件，包括设置在衬底上方的钝化层。导电柱延伸穿过钝化层，该导电柱具有外圆周，并且多个凹槽位于导电柱的外圆周的周围。导电材料位于导电柱的上方。根据又一实施例，提供了制造半导体器件的方法，包括在衬底上方形成具有一个或多个沟槽的第一导电柱，一个或多个沟槽与衬底垂直。将导电材料设置在第一导电柱上方，并且将导电材料回流，从而使得导电材料的一部分被动地引入一个或多个沟槽。尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。例如，可以改变用于导电柱的材料和导电材料，而保持在本发明的范围内。另外，还可以修改形成在导电柱内的沟槽的确切形状，而仍保持在实施例的范围内。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明的公开，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果 的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。
权利要求
1.一种半导体器件，包括 第一衬底；以及 导电柱，向远离所述第一衬底的方向延伸，所述导电柱包括垂直于所述第一衬底的一个或多个沟槽。
2.根据权利要求I所述的半导体器件，进一步包括导电材料，位于所述一个或多个沟槽内。
3.根据权利要求2所述的半导体器件，其中，所述导电材料为焊料，或者 进一步包括 第二衬底，位于所述第一衬底上方；以及 导电区域，位于所述第二衬底上方，其中，所述导电区域与所述导电材料相接触，或者 其中，所述导电材料延伸超过所述导电柱的直径，或者 其中，所述导电材料仅填充了所述一个或多个沟槽的一部分。
4.根据权利要求I所述的半导体器件，其中，所述导电柱包含铜，或者 其中，所述一个或多个沟槽包括对称地设置在所述导电柱周围的至少两个或更多个沟槽。
5.一种半导体器件，包括 钝化层，位于衬底上方； 导电柱，延伸穿过所述钝化层，所述导电柱具有外圆周； 多个凹槽，位于所述导电柱的所述外圆周的周围；以及 导电材料，位于所述导电柱上方。
6.根据权利要求5所述的半导体器件，其中，所述导电材料为焊料，或者 其中，所述多个凹槽包括四个凹槽，或者 其中，所述导电材料填充了所述钝化层上方的所述多个凹槽，或者 其中，所述导电材料仅部分填充了位于所述钝化层上方的所述多个凹槽，或者 进一步包括 第二衬底；以及 接触件，位于所述第二衬底上方，其中，位于所述第二衬底上方的所述接触件与所述导电材料相接触。
7.—种制造半导体器件的方法，所述方法包括 在衬底上方形成具有一个或多个沟槽的第一导电柱，所述一个或多个沟槽垂直于所述衬底； 将导电材料设置在所述第一导电柱上；以及 将所述导电材料回流，使得所述导电材料的一部分被动地导入所述一个或多个沟槽中。
8.根据权利要求7所述的方法，进一步包括 将第二导电柱设置为与所述导电材料相接触；以及 将所述导电材料回流，从而将第二导电柱与所述第一导电柱相接合，其中，所述导电材料将所述第一导电柱与所述第二导电柱自对准。
9.根据权利要求7所述的方法，其中，将所述导电材料回流进一步形成延伸超过所述第一导电柱的直径的所述导电材料的延伸部，或者 其中，形成具有一个或多个沟槽的所述导电柱进一步包括在所述导电柱周围对称地形成两个或多个沟槽，或者其中，所述导电柱包含铜。
10.根据权利要求7所述的方法，进一步包括在将所述导电材料设置在所述第一导电柱上以前，在所述第一导电柱上方形成势垒层。
全文摘要
提供了导电柱的系统和方法。实施例包括在其外部边缘周围具有沟槽的导电柱。当在导电柱上方形成导电凸块时，将沟槽用于引导导电材料，例如，焊料。然后，通过导电材料可以将导电柱电连接至另一接触件。本发明还提供了一种导电凸块的柱设计。
文档编号H01L23/488GK102891121SQ20111040002
公开日2013年1月23日 申请日期2011年12月2日 优先权日2011年7月22日
发明者谢政杰, 黄震麟, 蔡柏豪, 侯上勇, 林俊成, 郑心圃 申请人:台湾积体电路制造股份有限公司