一种监测芯片保护区图案偏移的方法
【专利摘要】本发明公开了一种监测芯片保护区图案偏移的方法，设定一个允许的尺寸范围，通过在光阻上量测芯片保护区的光刻图案边缘到离其最近的金属线的距离，作为判断芯片保护区当层图案相对前层图案的偏移程度，落入范围则进入下步工序，超出范围则返工直至落入此范围，从而可以避免后续工序因图案偏移造成的对金属线的损伤。
【专利说明】—种监测芯片保护区图案偏移的方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，具体涉及一种监测芯片保护区图案偏移的方法。
【背景技术】
[0002]芯片制造流程可概分为晶圆处理工序(Wafer Fabrication)、晶圆针测工序(Wafer Probe)、构装工序(Packaging)、测试工序(Initial Test and Final Test)等几个步骤。其中晶圆处理工序和晶圆针测工序为前段(Front End)工序，而构装工序、测试工序为后段(Back End)工序。
[0003]晶圆处理工序主要是在晶圆上制作电路及电子元件(如晶体管、电容、逻辑开关等)，其处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作。
[0004]经过上道工序后，晶圆上就形成了一个个的小格，即晶粒，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。在用针测(Probe)仪对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒，再按其电气特性分类，装入不同的托盘中，不合格的晶粒则舍弃。
[0005]封装工序是将单个的晶粒固定在塑胶或陶瓷制的芯片基座上，并把晶粒上蚀刻出的一些引接线端与基座底部伸出的插脚连接，以作为与外界电路板连接之用，最后盖上塑胶盖板，用胶水封死。其目的是用以保护晶粒避免受到机械刮伤或高温破坏，到此才算制成了 一块集成电路芯片。
[0006]芯片制造的最后一道工序为测试，其又可分为一般测试和特殊测试，前者是将封装后的芯片置于各种环境下测试其电气特性，如消耗功率、运行速度、耐压度等。经测试后的芯片，依其电气特性划分为不同等级。而特殊测试则是根据客户特殊需求的技术参数，从相近参数规格、品种中拿出部分芯片，做有针对性的专门测试，看是否能满足客户的特殊需求，以决定是否须为客户设计专用芯片。经一般测试合格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后即可出厂。而未通过测试的芯片则视其达到的参数情况定为降级品或废品。
[0007]芯片保护区的刻蚀(Fuse ETCH)是芯片制造流程中的一道工序，位于后段金属互联的金属形成之后，芯片切割前的测试之前。这道工序是在芯片区域的外围刻蚀出一圈沟槽，形成一个保护区，发挥沟槽的护城河作用，防止芯片切割时在划片槽内产生的应力对芯片区域的损伤。
[0008]图案偏移(overlay，简称0VL，即当层光刻图案相对于前层图案的偏移程度)的产生，是由于整个芯片制造流程中要用到20多道光刻工序，光刻工艺首先要进行对准，即将当层图案和前层图案做一个对准，光刻工艺完成后，在测量机台测量这个对准的实际数值，也就是所谓的漂移，漂移为O最佳，意味着当层图案和前层图案完美对准。漂移越大越不好，超过一定数值，就会有风险，需要光刻返工，去胶，再重新光刻。
[0009]在划片槽中，设计有各种各样的测试模块(Test Key)，用来进行晶片允收测试(Wafer Acceptance Test,简称WAT),这些测试模块都是通过金属线(Metal Line)连接出来的。比较靠近芯片区域的金属线，很容易被芯片保护区的刻蚀损坏，特别是当芯片保护区光刻的图像偏移较多的时候，芯片保护区到金属线的距离会更小，损坏金属线的可能性就会更高，而金属线的损伤，会导致WAT测试异常。芯片保护区光刻一直没有对图案偏移进行监测，对于在线监测部分，目前业界仅测量芯片保护区光刻和刻蚀的关键尺寸(CriticalDimension，简称⑶)，并没有有效的图案偏移的测量方法。
[0010]因此，针对上述技术问题，有必要提供一种有效的监测芯片保护区图案偏移的方法，以克服上述缺陷。
【发明内容】
[0011]有鉴于此，本发明的目的在于提供一种监测芯片保护区图案偏移的方法，实现有效的在线监测。
[0012]为实现上述目的，本发明提供如下技术方案:
[0013]本发明的监测芯片保护区图案偏移的方法，包括下述步骤:
[0014]1、光刻芯片保护区时，在光阻上形成芯片保护区的光刻图案后，将芯片保护区光刻图案左侧到距其最近的金属线的距离X作为图案偏移的量测对象，用扫描电子显微镜进行量测，若满足A < X^B,则进入下一步工序；
[0015]其中，A为芯片保护区左侧到最近的金属线所允许的最小距离，B为芯片保护区左侧到最近的金属线所允许的最大距离，B=X1 + Y-C7X1为芯片保护区左侧到最近的金属线的设计距离，Y为芯片保护区右侧到最近金属线的设计距离，C为芯片保护区右侧到最近的金属线所允许的最小距离；
[0016]2、若X〈A或者X>B，则需要返工，去除光阻，修正光刻条件后，重新光刻使其A < X < B。
[0017]X〈A，芯片保护区左侧会有接触并损伤其最近金属线的危险；
[0018]X>B，芯片保护区右侧会有接触并损伤其最近金属线的危险。
[0019]优选的，所述的A值范围为0.7 μ π-? μ m。
[0020]优选的，所述的C值范围为0.7 μ π-? μ m。
[0021]本发明的监测芯片保护区图案偏移的方法通过量测芯片保护区光刻图案边缘到离其最近的金属线的距离，作为判断芯片保护区当层图案相对前层图案的偏移程度，从而可以避免后续工序因图案偏移造成的对金属线的损伤。
【专利附图】
【附图说明】
[0022]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的有关本发明的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0023]图1是常规的单个芯片保护区与其两侧金属线的结构位置示意图；
[0024]图2是常规的多个芯片保护区与其两侧金属线的结构位置示意图；
[0025]图3是图2中圆形区域4芯片保护区与其左侧金属线的结构位置示意局部放大图。
【具体实施方式】
[0026]本发明公开了一种监测芯片保护区图案偏移的方法，包括以下步骤:
[0027]1、光刻芯片保护区时，在光阻上形成芯片保护区光刻图案后，将芯片保护区光刻图案左侧到距其最近的金属线的距离X作为图案偏移的量测对象，用扫描电子显微镜进行量测，若满足A < X^B,则进入下一步工序；
[0028]其中，A为芯片保护区左侧到最近的金属线所允许的最小距离，B为芯片保护区左侧到最近的金属线所允许的最大距离，B=X1 + Y-C7X1为芯片保护区左侧到最近的金属线的设计距离，Y为芯片保护区右侧到最近金属线的设计距离，C为芯片保护区右侧到最近的金属线所允许的最小距离；
[0029]2、若X〈A或者X>B，则需要返工，去除光阻，修正光刻条件后，重新光刻使其A < X < B。
[0030]优选的，所述的A值范围为0.7 μ m-1 μ m。
[0031]优选的，所述的C值范围为0.7 μ m-1μ m。
[0032]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]如图1所示，在芯片区域的外围刻蚀出一圈矩形的沟槽，形成一个封闭的芯片保护区1，发挥沟槽的护城河作用，防止芯片切割时在划片槽内产生的应力对芯片区域的损伤。沟槽的左右两侧分别有一条与之平行分布的金属线2和金属线3，并与芯片保护区I相距一定的距离，左侧为距离芯片保护区最近的金属线2，右侧为距离芯片保护区最近的金属线3。
[0034]如图2所示，由多个独立的芯片区域规则排列构成，每个芯片保护区和相邻的金属线彼此交错的平行排列分布，以待测试和切割。
[0035]图3是图2中圆形区域4的芯片保护区与左侧相邻的金属线的局部放大图，首先进行一些数值的定义，将芯片保护区光刻图案左侧到距其最近的金属线的距离设为数值X，作为图案偏移的量测对象；数值A为芯片保护区左侧到最近的金属线所允许的最小距离，这个距离根据经验获得，通常数值A的范围为0.7 μ m-1μ m ;数值B为芯片保护区左侧到最近的金属线所允许的最大距离，可以通过下述的公式计算获得，B=X1 + Y — C，X1为芯片保护区左侧到最近的金属线的设计距离，Y为芯片保护区右侧到最近金属线的设计距离，C为芯片保护区右侧到最近的金属线所允许的最小距离，这个距离也根据经验获得，通常数值C的范围为0.7 μ m-1μ m,数值B由产品自身的设计距离和数值C共同决定。
[0036]用扫描电子显微镜进行量测数值X，通过抓获的即时图像运算得出对应的数值X，若满足AS X SB，则判定为合格。由于满足该条件时，紧接着的芯片保护区的刻蚀，金属线不会被损伤，接下来的WAT测试工序也就不会发生异常，整个工序也可以很顺利的进行下去；
[0037]若X〈A或者X>B，则判定为不合格。当X〈A时，芯片保护区左侧会有接触并损伤其最近金属线的危险；当X>B时，芯片保护区右侧会有接触并损伤其最近金属线的危险，这两种情况下，接下来的WAT测试工序都会发生异常，此时则需要返工，去除光阻，修正光刻条件后，重新光刻，用扫描电子显微镜进行量测数值X直至满足A < X < B。
[0038]整个的扫描电子显微镜进行量测数值X并进行判定过程是循环往复的，若满足A^X^B则合格进入下一步工序，若X〈A或者X>B则不合格，返工直至量测符合A < X^B,若返工的样品已经不具备再加工性，则定为废品。
[0039]本发明的监测芯片保护区图案偏移的方法，所设定的数值A和数值B均非固定值，需要根据产品的设计距离和加工的经验共同决定，该在线监测的方法，需要适时的更新输入数值A和数值B，由本【技术领域】的技术人员根据实际情况加以调整选择。
[0040]综上所述，本发明的监测芯片保护区图案偏移的方法通过量测芯片保护区光刻图案边缘到离其最近的金属线的距离，作为判断芯片保护区当层图案相对前层图案的偏移程度，从而可以避免后续工序因图案偏移造成的对金属线的损伤。
[0041]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。 不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0042]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【权利要求】
1.一种监测芯片保护区图案偏移的方法，其特征在于，包括下述步骤: a、光刻芯片保护区时，在光阻上形成芯片保护区的光刻图案后，将芯片保护区光刻图案左侧到距其最近的金属线的距离X作为图案偏移的量测对象，用扫描电子显微镜进行量测，若满足A < X < B，则进入下一步工序； 其中，A为芯片保护区左侧到最近的金属线所允许的最小距离，B为芯片保护区左侧到最近的金属线所允许的最大距离，B=X1 + Y-C7X1为芯片保护区左侧到最近的金属线的设计距离，Y为芯片保护区右侧到最近金属线的设计距离，C为芯片保护区右侧到最近的金属线所允许的最小距离； b、若X〈A或者X>B，则需要返工，去除光阻，修正光刻条件后，重新光刻使其A≤ X ≤ B。
2.根据权利要求1所述的方法，其特征在于:所述的A范围为0.7 μ πm-1 μ m。
3.根据权利要求1所述的方法，其特征在于:所述的C范围为0.7 μm-1μ m。
【文档编号】H01L21/66GK103928361SQ201310012746
【公开日】2014年7月16日 申请日期:2013年1月14日 优先权日:2013年1月14日
【发明者】李健, 彭宇飞, 杜哲, 胡骏, 于佳 申请人:无锡华润上华科技有限公司