测量mos器件侧墙厚度相关参数的结构和方法
【专利摘要】本发明提供一种测量MOS器件侧墙厚度相关参数的方法，包括：测量至少四个MOS器件阵列中每一个MOS器件阵列的电阻，其中每个MOS器件阵列包括：至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙；第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及第三引出部分，将所有MOS器件的栅极连接在一起引出，不同MOS器件阵列彼此之间在器件数量、沟道长度和器件间距中至少之一上有所不同而沟道宽度相同；并且每个MOS器件阵列的第一和第二引出部分具有相同的构造；根据测量结果计算侧墙下电阻的大小。
【专利说明】测量MOS器件侧墙厚度相关参数的结构和方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，具体地说涉及一种测量MOS器件侧墙厚度相关参数的结构和方法。
【背景技术】
[0002]金属氧化物半导体晶体管包括栅极、位于栅极两侧衬底中的源极、漏极、栅极下方的导电沟道，以及在所述导电沟道和栅极之间的栅氧化层。在栅极侧壁形成有环绕栅极的侧墙。一方面，侧墙可以用于保护栅极；另一方面，栅极可以防止大剂量的源极和漏极注入过于接近导电沟道以至于可能发生源、漏间导通。
[0003]半导体制造技术正在向更高的技术节点发展，随着VLSI (Very Large ScaleIntegrat1n,超大规模集成电路)技术中(特别是针对于鳍形结构或者三栅结构等3-D结构)，器件尺寸的不断减小，导致栅极的尺寸越来越小，栅极下面的衬底中的导电沟道越来越短，因此能够减小源漏间漏电流的侧墙显得尤为重要。
[0004]目前需要一种简单、有效地测量MOS器件侧墙厚度相关参数的方法。
【发明内容】
[0005]在一个方面，本发明提供一种测量MOS器件侧墙厚度相关参数的方法，包括:
[0006]测量至少四个MOS器件阵列中每一个MOS器件阵列的电阻，其中
[0007]每个MOS器件阵列包括:至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙；
[0008]第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及
[0009]第三引出部分，将所有MOS器件的栅极连接在一起引出，
[0010]不同MOS器件阵列彼此之间在器件数量、沟道长度和器件间距中至少之一上有所不同而沟道宽度相同；并且每个MOS器件阵列的第一和第二引出部分具有相同的构造；
[0011]根据测量结果计算侧墙下电阻的大小。
[0012]另一方面，本发明提供一种用于测量MOS器件侧墙厚度相关参数的结构，
[0013]包括:
[0014]至少四个MOS器件阵列，其中
[0015]每个MOS器件阵列包括:至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙；
[0016]第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及
[0017]第三弓丨出部分，将所有MOS器件的栅极连接在一起引出，其中
[0018]不同MOS器件阵列彼此之间在器件数量、沟道长度和器件间距中至少之一上有所不同而沟道宽度相同；并且每个MOS器件阵列的第一和第二引出部分具有相同的构造。
[0019]本发明实施例的方法可以简单、实用地检测与MOS器件侧墙厚度相关的参数。
【专利附图】
【附图说明】
[0020]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0021]图1为根据本发明实施例的测量MOS器件侧墙厚度相关参数的方法的流程示意图；
[0022]图2为根据本发明实施例的用于测量MOS器件侧墙厚度相关参数的测试结构的一个【具体实施方式】的俯视示意图；
[0023]图3为根据图3所示的测试结构沿AA’的剖面示意图；
[0024]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0025]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0026]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0027]下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
[0028]本发明提供的侧墙厚度检测的方法，通过测量经过设计的不同的测试结构，可以获得各测试结构的总电阻并从不同测试结构的总电阻计算获得测试结构中各个部分分别的电阻值。例如:器件间隔区电阻、栅下(沟道区)电阻、端电阻和侧墙下电阻。从而可以获得与侧墙厚度相关的侧墙下电阻。
[0029]参考图1，本发明的实施例提供一种测量MOS器件侧墙厚度相关参数的方法，包括:
[0030]测量至少四个MOS器件阵列中每一个MOS器件阵列的电阻，其中
[0031 ] 每个MOS器件阵列包括:至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙；
[0032]第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及
[0033]第三引出部分，将所有MOS器件的栅极连接在一起引出，
[0034]不同MOS器件阵列彼此之间在器件数量、沟道长度和器件间距中至少之一上有所不同而沟道宽度相同；并且每个MOS器件阵列的第一和第二引出部分具有相同的构造；
[0035]根据测量结果计算侧墙下电阻的大小。
[0036]参考图2到图3，根据本发明的一个实施例，每个MOS器件阵列包括:
[0037]在半导体衬底上的至少一个有源区(100);
[0038]至少两个等间距排列的栅极(200)，位于所述半导体衬底之上，垂直于所述有源区
(100)，并由栅极连接部连接；
[0039]侧墙(210)，位于每个栅极(200)的两侧；
[0040]第一和第二接触插塞(300)，分别将所述有源区(100)的两侧引出；
[0041]第一和第二金属布线(400)，分别连接所述第一和第二接触插塞(300)；
[0042]第三接触插塞，将所述栅极连接部引出；
[0043]第三金属布线(400 )，连接所述第二接触金属(300 )。
[0044]下面参考图1，结合图2到图3的测试结构，详细描述本发明的方法。
[0045]步骤S1I，测量至少四个MOS器件阵列中每一个MOS器件阵列的电阻。
[0046]每个MOS器件阵列包括:至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙；
[0047]第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及
[0048]第三引出部分，将所有MOS器件的栅极连接在一起引出。
[0049]图2和图3示出了一个示例性的MOS器件阵列的俯视图和剖视图，在其他实施例中，MOS器件阵列也可以有不同的构造。如图所示，该实施例中的MOS器件阵列包括:在半导体衬底上的至少一个有源区100，本实施例中示出6个等间距排列的有源区100。在其他实施例中，可以有更多或者更少的有源区。至少两个等间距排列的栅极200，位于所述半导体衬底之上，垂直于所述有源区100，并由栅极连接部201连接。侧墙210，位于每个栅极200的两侧。第一和第二接触插塞300、301，分别将所述有源区100的两侧引出；第一和第二金属布线400、401，分别连接所述第一和第二接触插塞300、301 ;第三接触插塞500，将所述栅极连接部引出；第三金属布线600，连接所述第三接触插塞500。
[0050]在图2和图3示出的结构中，每个栅极200和有源区100交叉的位置形成一个MOS晶体管。由于MOS晶体管宽度方向即栅极200延伸的方向上有源区100数量的增加主要是为了增加检测电流，因此，在功效上可以将同一栅极200覆盖多个有源区100形成的多个MOS晶体管视为一个大的MOS晶体管。本领域技术人员可以理解，仅一个延伸的有源区100也可以实施本发明。
[0051]不同栅极200形成的MOS晶体管(或者上文所述的大的MOS晶体管)等间距排列，具有相同的沟道宽度和长度，并且都包括位于栅极200两侧的相同宽度的侧墙。
[0052]如图3所示，第一接触插塞300、第一金属布线400和最右侧MOS器件的漏区构成第一引出部分。第二接触插塞301、第二金属布线401和最左侧MOS器件的源区构成第二引出部分。第一和第二引出部分分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出。
[0053]栅极连接部201、第三接触插塞500和第三金属布线600构成第三引出部分，将所有MOS器件的栅极连接在一起引出。在如下所述的测量中，第三引出部分施加相同的大于阈值电压的电压值，并测量工作在线性区时MOS器件阵列从第一引出部分到第二引出部分的电阻。
[0054]如图3所示，该MOS器件阵列的总电阻Rtrtal包括第一引出部分和第二引出部分的电阻Rend，MOS器件之间的间隔区的电阻Rsd，栅下电阻Rug，以及与MOS器件的侧墙厚度相关的参数侧墙下电阻Rspac;CT。
[0055]本发明的实施例通过测量经过设计的不同的MOS器件阵列，获得各MOS器件阵列的总电阻。不同的MOS器件阵列可以在MOS器件的沟道长度、MOS器件之间的间距和MOS器件的数量上有所不同。并从不同MOS器件阵列的总电阻计算获得测试结构中各个部分分别的电阻值。例如:随器件间隔而变化的器件间隔区电阻Rsd、随沟道长度变化的栅下(沟道区)电阻Rug、第一引出部分和第二引出部分的电阻Rmd和与MOS器件的侧墙厚度相关的参数侧墙下电阻Rspac;CT。
[0056]一般而言，上述MOS器件阵列的总电阻Rtotal可以写为如下公式:
[0057]Rtotal=2*Rend+ (N-l) *Rsd+N*Rug+2*N*Rsp紐(I)
[0058]其中，N为MOS器件阵列中MOS器件或者上述的“大MOS器件”的个数。也即栅极200的个数。例如，图2和图3中示出5个栅极。通过设计，保持Rmd不变，例如保持第一和第二引出部分的构造不变，而改变Rsd，例如通过改变MOS器件的间距D ;改变Rug，例如通过改变MOS器件的沟道长度L ;和/或改变栅极的数量N，可以通过拟合测试数据而获得固定不变的与侧墙厚度相关的电阻值Rspac;CT。
[0059]对于不同的MOS器件阵列，保持第一和第二引出部分的构造不变，且在测试过程中使用相同的栅极电压和第一和第二引出部分的偏压(例如使器件始终工作在线性区)。在公式(I)中2*Rmd为常数。由于同一芯片上侧墙厚度基本相同，因此2*N*Rspac;OT也为常数。Rsd为器件间距D的线性函数Rsd=rsd*D ；Rug为沟道长度L的线性函数Rug=rug*L，公式(I)可以改写为:
[0_] Rtotai=2*Rend+ (N-1) *rsd*D+N*rug*L+2*N*Rsp咖r (2)
[0061]其中栅极数量N，器件间距D和沟道长度L都是可以获知的设计参数。因此，为求解Rmd，rsd, rug,和Rspa_只需测量至少四个MOS器件阵列的电阻，这些MOS器件阵列彼此之间在器件数量(本申请中在存在多个有源区的情况下指栅极数量)、器件间距和沟道长度至少之一上存在不同，而其他参数相同。
[0062]步骤S102，根据测量结果计算侧墙下电阻的大小。具体来说可以根据测量结果例如至少四个MOS器件阵列中每个MOS器件阵列的总电阻Rtotall, Rtrtal2, Rtotal3, Rt0tal4等等和每个MOS器件阵列的已知参数器件数量、器件间距和沟道长度％、D1, L1, N2, D2, L2, N3> D3、L3,N4、D4、L4等等，求解由公式(2)获得的至少四个方程，获得参数Rmd，rsd，rug，和Rspacra。
[0063]根据本发明的实施例，可以有效地检测与侧墙的厚度相关的参数，即侧墙下电阻
D
spacer°
[0064]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0065]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【权利要求】
1.一种测量MOS器件侧墙厚度相关参数的方法，包括: 测量至少四个MOS器件阵列中每一个MOS器件阵列的电阻，其中 每个MOS器件阵列包括:至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙； 第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及 第三引出部分，将所有MOS器件的栅极连接在一起引出， 不同MOS器件阵列彼此之间在器件数量、沟道长度和器件间距中至少之一上有所不同而沟道宽度相同；并且每个MOS器件阵列的第一和第二引出部分具有相同的构造； 根据测量结果计算侧墙下电阻的大小。
2.根据权利要求1所述的方法，其中每个MOS器件阵列包括: 在半导体衬底上的至少一个有源区(100)； 至少两个等间距排列的栅极(200)，位于所述半导体衬底之上，垂直于所述有源区(100)，并由栅极连接部连接； 侧墙(210)，位于每个栅极(200)的两侧； 第一和第二接触插塞(300，301)，分别将所述有源区(100)的两侧引出； 第一和第二金属布线(400，401 )，分别连接所述第一和第二接触插塞(300，301)； 第三接触插塞(500)，将所述栅极连接部引出； 第三金属布线(600 )，连接所述第三接触插塞(500 )。
3.一种用于测量MOS器件侧墙厚度相关参数的结构，包括: 至少四个MOS器件阵列，其中 每个MOS器件阵列包括:至少两个等间距排列的MOS器件，所述MOS器件具有相同的沟道宽度和长度，并且都包括位于栅极两侧的相同宽度的侧墙； 第一和第二引出部分，分别将MOS器件阵列最外侧的两个MOS器件的源区或漏区引出；以及 第三弓丨出部分，将所有MOS器件的栅极连接在一起引出，其中不同MOS器件阵列彼此之间在器件数量、沟道长度和器件间距中至少之一上有所不同而沟道宽度相同；并且每个MOS器件阵列的第一和第二引出部分具有相同的构造。
4.根据权利要求3所述的结构，其中每个MOS器件阵列包括: 在半导体衬底上的至少一个有源区(100)； 至少两个等间距排列的栅极(200)，位于所述半导体衬底之上，垂直于所述有源区(100)，并由栅极连接部连接； 侧墙(210)，位于每个栅极(200)的两侧； 第一和第二接触插塞(300，301)，分别将所述有源区(100)的两侧引出； 第一和第二金属布线(400，401 )，分别连接所述第一和第二接触插塞(300，301)； 第三接触插塞(500)，将所述栅极连接部引出； 第三金属布线(600 )，连接所述第三接触插塞(500 )。
【文档编号】H01L23/544GK104280614SQ201310286669
【公开日】2015年1月14日 申请日期:2013年7月9日 优先权日:2013年7月9日
【发明者】梁擎擎, 钟汇才, 朱慧珑, 叶甜春 申请人:中国科学院微电子研究所