鳍型场效应晶体管及其制造方法
【专利摘要】本发明提供一种鳍型场效应晶体管的及其制造方法，该方法包括：提供半导体衬底；在半导体衬底上形成栅极堆叠，所述栅极堆叠依次包括栅下介质层和栅极材料层；在所述栅极堆叠两侧形成侧墙；形成贯穿栅极材料层和侧墙的鳍空位；在鳍空位中形成栅极介质层；形成位于鳍空位中的鳍结构以及位于鳍结构两侧的源漏区。本发明能够简单、高效地形成用于隔离栅极堆叠和源/漏区的高质量侧墙，有效提高器件生产良率。
【专利说明】鳍型场效应晶体管及其制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种鳍型场效应晶体管及其制造方法。
【背景技术】
[0002]随着MOSFET (金属氧化物场效应晶体管)沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响性能的主导因素，这种现象统称为短沟道效应。短沟道效应导致器件的电学性能恶化，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
[0003]目前，一种思路是改进传统的平面型器件技术，想办法减小沟道区的厚度，消除沟道中耗尽层底部的中性层，让沟道中的耗尽层能够填满整个沟道区，即所谓的全耗尽型(Fully Depleted, FD)器件。
[0004]不过，要制造出全耗尽型器件，要求沟道处的硅层厚度极薄。传统的制造工艺，特别是传统基于体硅的制造工艺很难造出符合要求的结构或造价昂贵，即便对新兴的SOI (绝缘体上硅)工艺而言，沟道硅层的厚度也很难控制在较薄的水平。围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构，即，转向全耗尽型双栅或三栅技术。
[0005]立体型鳍型场效应晶体管有望应用22nm技术节点及其以下，随着器件尺寸进一步缩小，器件中源/漏区和栅极之间的隔离就变得非常重要。因此，需要容易制作的用于隔离源/漏区和栅极的侧墙。
【发明内容】
[0006]为了解决上述问题，本发明提供了一种鳍型场效应晶体管及其形成方法，采用嵌入式工艺形成鳍型场效应晶体管，简单地形成用于隔离源/漏区和栅极的高质量的侧墙，有效提高了鳍型场效应晶体管的生产良率。
[0007]根据本发明的一个方面，提供一种鳍型场效应晶体管的制造方法，包括:
[0008]a)提供半导体衬底；
[0009]b)在半导体衬底上形成栅极堆叠，所述栅极堆叠依次包括栅下介质层和栅极材料层；
[0010]c)在所述栅极堆叠两侧形成侧墙；
[0011]d)形成贯穿栅极材料层和侧墙的鳍空位；
[0012]e)在鳍空位中形成栅极介质层；
[0013]f)形成位于鳍空位中的鳍结构以及位于鳍结构两侧的源漏区。
[0014]根据本发明的另一个方面，提供鳍型场效应晶体管，包括:
[0015]衬底；
[0016]栅极堆叠，位于衬底之上，所述栅极堆叠包括栅下介质层和栅极材料层；
[0017]侧墙，位于栅极堆叠两侧；
[0018]鳍结构，贯穿栅极材料层和侧墙，鳍结构和栅极材料层之间具有栅极介质层；
[0019]源漏区，位于鳍结构的两侧。
[0020]本发明提供的鳍型场效应晶体管的制造方法及其结构，通过采用嵌入式方法形成了多栅极结构，形成的鳍型场效应晶体管中，侧墙可以有效隔离栅极和源/漏区，并且该侧墙形成简单，质量高。采用本发明的方法可以有效提高多栅(鳍形或者三栅)器件的生产良率。
【专利附图】
【附图说明】
[0021]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0022]图1为根据本发明实施例的鳍型场效应晶体管的制造方法的一个【具体实施方式】的流程示意图；
[0023]图2、图3、图4、图5、图6、图7和图8分别为根据本发明实施例的鳍型场效应晶体管的制造方法的各个步骤的俯视示意图；
[0024]图2 (a)、图 3 (a)、图 4 (a)、图 5 (a)、图 6 (a)、图 7 (a)和图 8 (a)分别沿图
2、图3、图4、图5、图6、图7和图8中AA’的剖面示意图；
[0025]图4 (b)、图5 (b)、图6 (b)、图7 (b)和图8 (b)分别沿图4、图5、图6、图7和图8中BB’的剖面示意图；
[0026]图4 (C)、图5 (C)、图6 (C)、图7 (C)和图8 (C)分别沿图4、图5、图6、图7和图8中CC’的剖面示意图；
[0027]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0028]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0029]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0030]下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
[0031]下文中将结合本发明实施例提供的鳍型场效应晶体管的制造方法进行进一步的阐述。
[0032]参考图1，图1是根据本发明的鳍型场效应晶体管的制造方法的一个【具体实施方式】的流程图，该方法包括:
[0033]步骤SlOl，提供半导体衬底100 ；
[0034]步骤S102，在半导体衬底100上形成栅极堆叠，所述栅极堆叠依次包括栅下介质层200和栅极材料层300 ；
[0035]步骤S103，在所述栅极堆叠两侧形成侧墙310 ；
[0036]步骤S104，形成贯穿栅极材料层和侧墙的鳍空位；
[0037]步骤S105，在鳍空位中形成栅极介质层400 ；
[0038]步骤S106，形成位于鳍空位中的鳍结构以及位于鳍结构两侧的源漏区。
[0039]下面结合图2至图8 (C)对步骤SlOl至步骤S106进行阐释。图2至图8 (C)是根据本发明的【具体实施方式】按照图1示出的流程制造鳍型场效应晶体管过程中该鳍型场效应晶体管各个制造阶段的示意图。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
[0040]参考图2和图2 (a)，执行步骤S101，提供半导体衬底100。衬底100例如包括硅衬底(例如硅晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400 μ m?800 μ m的厚度范围内，例如:400 μ m、650 μ m 或 800 μ m。
[0041]接着执行步骤S102，在半导体衬底100上形成栅极堆叠，所述栅极堆叠依次包括栅下介质层200和栅极材料层300。首先在整个半导体衬底100上形成栅下介质层200,所述栅下介质层200可以是热氧化层，包括氧化硅或氮氧化硅；也可为高k介质，例如:HfAlON, HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfS1N, HfTaON, HfT1N 中的一种或其组合。栅下介质层210的厚度例如可以为Inm?1nm,例如lnm、5nm或10nm。栅下介质层210也可以是其他厚度。可以采用热氧化、化学气相沉积(CVD)、原子层沉积(ALD)等工艺来形成栅下介质层200。
[0042]之后，在栅下介质层200上形成栅极材料层300。栅极材料层300可以为金属材料制成，优选为多晶硅。金属材料包括但不限于TaN、TaC、TiN、TaAIN、TiAIN、MoAIN、TaTbN,TaErN, TaYbN, TaSiN、HfSiN、MoSiN、RuTax, NiTax中的一种或其任意组合。其厚度范围例如可以为1nm?80nm,如30nm、50nm或80nm。可选的，在形成栅极材料层300之前在栅下介质层200上形成功函数金属层(图中未示出)。功函数金属层的材料包括但不限于TiN、TiAlN、TaN或TaAlN中的一种或其任意组合。其厚度范围为3nm?15nm,例如3nm、10nm或15nm。
[0043]之后，在栅极材料层300上形成掩膜层(图中未示出)，并进行图形化。掩膜层的材料可以是光刻胶、有机聚合物、氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃及其组合。所述掩膜层为光刻胶时，可以通过旋涂、喷胶的方法形成在所述金属材料层300上，并通过曝光、显影进行图形化。所述掩膜层为有机聚合物时，可以通过旋涂、升华的方法形成在所述金属材料层300上；而当所述掩膜层为氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃时，可以通过化学气相淀积、溅射等合适的方法形成在所述金属材料层300上，然后，再沉积光刻胶作为掩膜，通过干法刻蚀或湿法腐蚀进行图形化。图形化掩膜层之后，根据图形对其下的栅极材料层300和栅下介质层200进行刻蚀，形成栅极堆叠。如图3所示，栅极堆叠可以是在半导体衬底100上延伸的多条直线的形状。
[0044]执行步骤S103，在所述栅极堆叠两侧形成侧墙310。侧墙310用于将栅极堆叠隔开，如图3和图3 (a)所示。侧墙310可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。侧墙310可以具有多层结构。侧墙310可以通过包括沉积刻蚀工艺形成，其厚度范围可以是1nm?10nm,如10nm、50nm或lOOnm。
[0045]执行步骤S104，形成贯穿栅极材料层300和侧墙310的鳍空位。本申请中鳍空位指的是后续工艺中将要形成鳍结构的位置，例如通过刻蚀切断的延伸的栅极堆叠中形成的空位。例如，在整个半导体结构上形成掩膜层(图中未示出)，之后进行图形化。掩膜层的形成以及图形化的过程可以参考本说明书的前一部分的叙述，不再赘述。图形化之后，根据图形对栅极材料层300和侧墙310进行刻蚀，以形成鳍空位，如图4、图4 Ca)?图4 (c)所示。刻蚀工艺可以包括湿刻或者干刻。湿刻工艺包括采用氢氧包含溶液(例如氢氧化铵)、去离子水、或其他合适的刻蚀剂溶液；干刻工艺包括等离子体刻蚀、离子铣、反溅射、反应离子刻蚀等。
[0046]执行步骤S105，参考图5、图5(a)?图5(c)，在鳍空位中形成栅极介质层400。栅极介质层400优选为高k介质层。高k介质层400的材料包括但不限于HfA10N、HfSiA10N、HfTaAlON, HfTiAlON, HfON, HfS1N, HfTaON, HfT1N 中的一种或其任意组合。可以采用化学气相沉积(CVD)、原子层沉积(ALD)等工艺来形成高k介质层400。所述高k介质层400的上表面低于未被刻蚀的侧墙310和栅极材料层300的上表面，并覆盖半导体结构的其他部分。
[0047]参考图6、图6 (a)?图6 (C)，继续执行步骤S105，形成位于鳍空位中的鳍结构以及位于鳍结构两侧的源漏区。首先在整个半导体结构上沉积非晶硅材料，非晶硅材料填充了贯穿栅极材料层300和侧墙310的鳍空位；之后以栅极材料层300和侧墙310为停止层，进行平坦化处理，使侧墙310和栅极材料层300暴露，并与非晶硅材料的上表面齐平?’最后进行激光高温退火对非晶硅材料进行重结晶。位于鳍空位中的再结晶的硅材料形成鳍结构。
[0048]接着，为了隔离相邻的器件。参考图7、图7 (a)?图7 (C)，对再结晶硅层500进行刻蚀。可选的，先形成掩膜层，并进行图形化。形成掩膜层以及进行图形化的工艺以及材料在本说明书的前述部分有所阐释，在此不再赘述。进行图形化之后，根据图形化后的图案对再结晶硅层500进行刻蚀，暴露部分高k介质层400，以隔离相邻的器件。
[0049]可选的，形成源/漏区(图中未示出)，源/漏区可以通过向位于鳍结构两侧的再结晶硅层中注入P型或N型掺杂物或杂质而形成。例如，对于PMOS来说，源/漏区可以是P型掺杂；对于NMOS来说，源/漏区可以是N型掺杂。
[0050]可选的，进行退火，以激活源/漏区中的杂质。例如可以采用激光退火、闪光退火等，来激活源/漏区中的杂质。在一个实施例中，可以采用瞬间退火工艺对鳍型场效应晶体管进行退火，例如在大约800°C?1100°C的高温下进行激光退火。
[0051]可选的，参考图8、图8 (a)?图8 (C)，形成接触塞610。首先，在鳍型场效应晶体管上形成层间介质层600，覆盖整个鳍型场效应晶体管。之后，刻蚀层间介质层600形成使再结晶硅层500和栅极材料层300至少部分暴露的接触孔。具体地，可以使用干法刻蚀、湿法刻蚀或其他合适的刻蚀方式刻蚀层间介质层600以形成接触孔。由于栅极材料层300被侧墙310所保护，因此即使在形成接触孔时进行过刻蚀也不会导致栅极材料层300与源/漏区的短路。进一步，在接触孔下部暴露的再结晶硅层500和栅极材料层300上沉积金属，该金属经过接触孔贯穿层间介质层600并露出其顶部。优选地，该金属的材料为W。当然根据半导体的制造需要，沉积金属的材料包括但不限于W、Al、TiAl合金中任一种或其任意组合。
[0052]采用本发明提供的半导体制造方法，能够形成用于隔离栅极和源/漏区的高质量侧墙，有效提高半导体器件的生产良率。
[0053]根据上述方法制造的鳍型场效应晶体管结构如下。
[0054]该鳍型场效应晶体管包括:衬底100 ;栅极堆叠，位于衬底100之上，所述栅极堆叠包括栅下介质层200和栅极材料层300 ;侧墙310，位于栅极堆叠两侧；鳍结构，贯穿栅极材料层和侧墙，鳍结构和栅极材料层之间具有栅极介质层400 ;源漏区，位于鳍结构的两侧。
[0055]衬底100包括硅衬底(例如硅晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400um-800um的厚度范围内。
[0056]栅下介质层200可以是热氧化层，包括氧化硅或氮氧化硅。优选为高k介质，例如:HfAlON, HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfS1N, HfTaON, HfT1N 中的一种或其任意组合。
[0057]栅极材料层300可以为金属材料制成，优选为多晶硅。金属材料包括但不限于TaN、TaC、TiN、TaAIN、TiAIN、MoAIN、TaTbN, TaErN, TaYbN, TaSiN、HfSiN、MoSiN、RuTax, NiTax中的一种或其任意组合。
[0058]侧墙310可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。
[0059]栅极介质层400 优选为高 k 介质层，包括 HfA10N、HfSiA10N、HfTaA10N、HfTiA10N、HfON, HfS1N, HfTaON, HfT1N中的一种或其任意组合。
[0060]再结晶硅层500为非晶硅材料进行高温退火后形成。
[0061]可选的，该鳍型场效应晶体管还可以包括层间介质层600和形成于层间介质层600中的接触塞610。层间介质层600的材料可以采用包括S12、碳掺杂Si02、BPSG、PSG、UGS、氮氧化硅、低k材料或其任意组合。
[0062]接触塞610采用的接触金属的材料优选为W。根据鳍型场效应晶体管的制造需要，接触金属的材料包括但不限于W、Al、TiAl合金中任一种或其任意组合。
[0063]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0064]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【权利要求】
1.一种鳍型场效应晶体管的制造方法，包括: a)提供半导体衬底(100); b)在半导体衬底(100)上形成栅极堆叠，所述栅极堆叠依次包括栅下介质层(200)和栅极材料层(300)； c)在所述栅极堆叠两侧形成侧墙(310)； d)形成贯穿栅极材料层和侧墙的鳍空位； e)在鳍空位中形成栅极介质层(400)； f)形成位于鳍空位中的鳍结构以及位于鳍结构两侧的源漏区。
2.根据权利要求1所述的方法，其中栅极介质层(400)为高k介质层。
3.根据权利要求1所述的方法，其中，步骤f)包括: 沉积非晶硅材料； 执行平坦化处理，使所述侧墙(310)和所述栅极材料层(300)暴露，并与所述非晶硅材料的上表面齐平； 进行退火处理使非晶硅层(500)再结晶，形成位于鳍空位中的鳍结构； 在鳍结构两侧进行离子注入形成源漏区。
4.根据权利要求1所述的方法，其中，在所述步骤f)之后还包括: 形成接触塞(610)。
5.根据权利要求2所述的方法，其特征在于，所述高k介质层(400)包括HfAlON、HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfS1N, HfTaON, HfT1N 中的一种或其任意组合。
6.一种鳍型场效应晶体管，包括: 衬底(100)； 栅极堆叠，位于衬底(100)之上，所述栅极堆叠包括栅下介质层(200)和栅极材料层(300)； 侧墙(310)，位于栅极堆叠两侧； 鳍结构，贯穿栅极材料层和侧墙，鳍结构和栅极材料层之间具有栅极介质层(400)； 源漏区，位于鳍结构的两侧。
7.根据权利要求7所述的鳍型场效应晶体管，其特征在于，所述栅极介质层(400)为高k介质。
8.根据权利要求7所述的鳍型场效应晶体管，其特征在于，所述高k介质层(400)包括HfAlON、HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfS1N, HfTaON, HfT1N 中的一种或其任意组合。
【文档编号】H01L21/336GK104282571SQ201310286545
【公开日】2015年1月14日 申请日期:2013年7月9日 优先权日:2013年7月9日
【发明者】梁擎擎, 钟汇才, 朱慧珑, 陈大鹏, 叶甜春 申请人:中国科学院微电子研究所