具有可变带隙沟道的隧穿场效应晶体管的制作方法
【专利摘要】本发明描述了包括可变带隙沟道的隧穿场效应晶体管(TFET)。在一些实施例中，可以通过诸如电压或电场等力的施加或撤除的至少其中之一来动态改变可变带隙沟道的一个或多个带隙特性。在一些实施例中，可变带隙沟道可以被配置为响应于力的施加和/或撤除而从导通调制到截止状态，反之亦然。可变带隙沟道在导通状态中可以呈现出比在截止状态中更小的带隙。结果，TFET可以呈现出相对高的导通电流、相对低的截止电流和低于60mV/十倍程的亚阈值摆幅中的一个或多个。
【专利说明】
具有可变带隙沟道的隧穿场效应晶体管
技术领域
[0001]本公开内容总体涉及隧穿场效应晶体管(TFET)，并且更具体而言，涉及具有可变带隙沟道的TFET。还描述了形成这种TFET的方法。【背景技术】
[0002]金属氧化物半导体(M0S)常用于集成电路中，例如，用于金属氧化物半导体场效应晶体管(“M0SFET”)中。通常，M0SFET和其它M0S晶体管包括被沟道分开的源极和漏极。电流通过沟道的流动通常受到一个或多个栅极的控制。考虑到这一点，M0SFET或其它M0S晶体管可以被配置为取决于其栅极-源极电压Vgs和漏极-源极电压Vds而工作于三个区域(S卩，线性区、饱和区和亚阈值区)的其中之一。亚阈值区是栅极-源极电压Vgs小于器件的阈值电压Vt 的区域。Vt是器件的沟道开始电连接源极和漏极，S卩，晶体管电流被接通时的电压值(施加于由源极引用的栅极)。
[0003]晶体管的亚阈值摆幅(SS)是可以被视为与多种晶体管性质相关的重要特性。例如，亚阈值摆幅可以代表可以相对容易“接通”和“关断”晶体管以及可以进行这种开关的速率。亚阈值摆幅可以由kT/q的函数来表达，其中T是绝对温度，k是玻耳兹曼常数，q是电荷的大小。
[0004]诸如M0SFET等很多M0S器件的亚阈值摆幅在300开氏度下具有大约60mV/十倍程 (decade)的下限。受到该极限限制的M0SFET可能无法在室温下比60mV/十倍程更快地接通和关断。这种极限还可能影响诸如M0SFET等M0S器件的工作电压和阈值电压要求，尤其是在 M0SFET在低栅极-源极电压Vgs下工作的时候。在这样的电压下，M0SFET的导通电流可以相当低，因为其可以在接近其阈值电压Vt的电压下工作。换言之，亚阈值摆幅的60mV/十倍程的极限可以限制或防止栅极-源极电压进一步(向下)缩放，从而可以阻止或防止减小包括 M0SFET晶体管的芯片的功率需求。
[0005]由于已经在这种器件被缩放时观察到M0SFET器件的功耗增大，以上问题进一步加重。功耗增大被认为至少部分是由于源极到漏极泄漏电流增大，这又可能是这种器件所采用的小沟道长度尺寸(即，短沟道效应)所导致的。泄漏电流的这种增大可以转换为截止电流(If)的显著增大，尤其是在将在诸如处理器或其它芯片的集成电路装置中使用大量M0S 器件的时候。
[0006]已经提出了隧穿场效应晶体管(TFET)作为M0SFET的后继者。除了其它方面，TFET 使用不同的物理机制工作，实现了相对低的截止电流。此外，TFET的理论亚阈值摆幅极限可以小于60mV/十倍程。因此，相对于M0SFET的有用栅极-源极电压，TFET提供了在较低栅极-源极电压Vgs下工作的可能。
[0007]尽管有那些潜在优点，但很多TFET在给定的栅极-源极电压和/或“截止电流”1ff 下遭受较低的“导通电流”1_的影响。例如，这可能是因为隧道势皇的相对高的电阻。尽管异质结TFET已经表现出一些前景，因为其中一些已经呈现出相对高的1。?和相对低的IQff的组合，但这些器件的试验验证尚未表现出亚60mV/十倍程的亚阈值摆幅。【附图说明】
[0008]随着以下【具体实施方式】的进行，并且在参考附图时，所主张主题的实施例的特征和优点将变得显而易见，在附图中，相似的附图标记表示相似部分，并且在附图中:
[0009]图1是与本公开内容一致的示例性隧穿场效应晶体管(TFET)的方框图；[〇〇1〇]图2A示出了与本公开内容一致的示例性TFET，其中该TFET被接通且包括可变带隙沟道，其可以由离子/载流子的漂移来接通和关断；[〇〇11] 图2B是图2A的TFET的带隙图；[〇〇12]图2C示出了与本公开内容一致的示例性TFET，其中，TFET被关断且包括可变带隙沟道，其可以由离子/载流子的漂移来接通和关断；[〇〇13] 图2D是图2C的TFET的带隙图；
[0014]图3是定性描绘了针对与本公开内容一致的包括由离子漂移来开关的沟道的示例性TFET和包括由未掺杂半导体材料形成的沟道的TFET的漏极电流(Id)的对数与所施加的栅极电压(Vg)对比的关系的曲线图；[〇〇15]图4是与本公开内容一致的示例性TFET的方框图，其中，TFET包括至少部分由Mott 绝缘体形成的可变带隙沟道；[〇〇16]图5描绘了与本公开内容一致的示例性TFET的导通和截止带隙曲线图、以及包括由未掺杂半导体材料形成的沟道的TFET的导通和截止带隙曲线图，其中，TFET包括至少部分用Mott绝缘体形成的可变带隙沟道；[〇〇17]图6是与本公开内容一致的示例性TFET的绝对横向电场与晶体管位置对比的曲线图，其中，TFET包括至少部分由Mott绝缘体形成的可变带隙沟道；
[0018]图7是定性描绘了与本公开内容一致的针对包括至少部分由Mott绝缘体形成的可变带隙沟道的TFET、以及包括由未掺杂半导体材料形成的沟道的TFET的漏极电流的对数 (log(Id))与所施加的栅极电压(Vg)对比的关系的曲线图；
[0019]图8是描绘了可以根据与本公开内容一致的产生TFET的方法来执行的示例性操作的流程图。
[0020]尽管将参考例示性实施例继续进行以下【具体实施方式】，但其很多替代方案、修改和变化对于本领域的技术人员将是显而易见的。【具体实施方式】
[0021]为了简单和清楚起见，本公开内容的附图示出了各种实施例的构造的一般方式， 并且可以省略公知特征和技术的描述和细节，以避免不必要地使本公开内容的所描述实施例的论述难以理解。应当理解，附图的元件未必是按比例绘制的，并且出于增强对所述实施例的理解的目的，可以相对于其它元件放大一些元件的尺寸。
[0022]在本公开内容和权利要求中使用术语“第一”、“第二”、“第三”等以在类似元件之间进行区分，并且这些术语不一定用于描述特定的相继次序或时间次序。应当理解，可以在适当环境中可交换地使用这样的术语，使得可以使本公开内容的方面按照除明确描述的次序之外的次序工作。[〇〇23]如【背景技术】中简要解释的，隧穿场效应晶体管(TFET)有可能相对于诸如M0SFET等金属氧化物半导体器件呈现出各种益处。然而迄今为止，很多TFET在给定的栅极-源极电压和/或截止电流1ff下呈现出相对低的导通电流1。?，这可能限制其实际的有用性。此外，TFET 的许多实验性研究表明，所研究的TFET呈现出的亚阈值摆幅比M0SFET呈现的60mV/十倍程的极限更高。因此，对具有改善的性能特性的TFET感兴趣。[〇〇24]考虑到以上内容，本公开内容总体上涉及包括具有可以通过施加力或去除力的至少其中之一来改变的带隙特性的沟道的TFET。为了清楚起见，以下将这样的沟道简称为“可变带隙沟道”。如稍后将更详细描述的，使用可变带隙沟道可以允许动态调节沟道的带隙， 由此对TFET的工作提供了精细控制。此外，使用可变带隙沟道可以实现尤其是与采用由未掺杂的半导体材料(例如但不限于I nAs、I nGaAs、Ge、Ge Sn、其组合等)形成的沟道的TFET (为了方便起见，在下文中称为“常规TFET”)相比呈现期望的性能特性的TFET的产生。[〇〇25]更具体而言并且从以下论述将变得显而易见，在一些实施例中，与本公开内容一致的TFET可以呈现出相对高的导通电流1。?和相对低的截止电流1。打，尤其是在与常规TFET 所呈现的1JP1ff相比时。此外，在一些实施例中，与本公开内容一致的TFET可以在室温下呈现出比常规TFET的亚阈值摆幅(SS)更小的SS，并且在一些情况下，呈现出比诸如M0SFET 的M0S器件所呈现的60mV/十倍程极限更低的SS。[〇〇26]考虑到以上内容，本公开内容的一个方面涉及包括可变带隙沟道的TFET。因此参考图1，图1是与本公开内容一致的TFET的一个示例的截面方框图。如所示的，TFET 100包括源极101、漏极102、沟道103、第一栅极104、第二栅极105和栅极氧化物106。在例示的实施例中，沟道103在源极101与漏极102之间。此外，沟道103在第一栅极104与第二栅极105之间， 使得第一栅极104紧邻沟道103的第一侧(未标记)，并且第二栅极105紧邻沟道103的第二侧面(未标记)。此外，在例示的实施例中，沟道103的第一侧和第二侧大体上彼此相对。在任何情况下，可以在衬底(未示出)上形成源极101、栅极102、沟道103、第二栅极105和栅极电介质106的全部或一部分。[〇〇27]为了例示的缘故，图1和各个其它附图描绘了与本公开内容一致的TFET，其中TFET 的各个部件相对于彼此横向布置。于是，可以将这样的附图理解为例示平面TFET。应当理解，这样的例示仅仅是为了举例，并且本公开内容可以利用并想到具有其它配置的TFET。例如，本公开内容具体想到了这样的实施例:其中将图1和其它图中例示的TFET的一个或多个部件彼此叠置，从而建立各个部件之间的垂直关系。[〇〇28]源极101可用于向场效应晶体管(FET)的沟道中注入载流子，如本领域中一般所理解的那样。类似地，漏极102可用于从FET的沟道去除载流子，如本领域中一般所理解的那样。在图1的实施例中，源极101用于向沟道103中注入载流子，并且漏极102用于从沟道103 去除载流子。源极101和漏极102可以分别耦合到一个或多个源极和漏极接触部(未示出)。
[0029]源极101和漏极102均可以由任何适当的n型或p型半导体材料形成。此类材料的非限制性示例包括n掺杂或p掺杂的锑化镓(GaSb)、砷化镓(GaAs)、锑化镓砷(GaAs Sb)、锗 (66)、砷化铟(11^8)、锑化铟、砷化铟镓(1116348)、111634858、硅(51)、5166、5166511、其组合等。在没有限制的情况下，优选使用n型半导体(例如，n掺杂硅)形成源极101和漏极102之一，并优选使用P型半导体(例如，P掺杂硅)形成源极101和漏极102的另一个。在一些实施例中，源极101包括n型半导体或由n型半导体形成，漏极102包括p型半导体或由p型半导体形成。在其它实施例中，源极101包括P型半导体或由P型半导体形成，漏极102包括n型半导体或由n型半导体形成。为了例示的原因，本公开内容的各个附图例示了源极101为P型半导体并且漏极102为n型半导体的实施例。
[0030]沟道103通常在源极101与漏极102之间形成源极-沟道界面，并且可用于阻止或允许载流子从源极101流向漏极102。如下文将更详细描述的，沟道103被配置为可变带隙沟道，即，使得可以通过施加和/或去除力来动态改变其带隙特性。例如，沟道103的隧道势皇高度可以响应于施加力或去除力的至少其中之一而改变，这可能改变TFET的工作状态。
[0031]第一栅极104、第二栅极105—般执行本领域所理解的器件特有功能，为了简洁起见，这里将不会详细描述这样的功能。作为这样的功能的替代或补充，在一些实施例中，第一栅极104和第二栅极105可以用于向沟道103施加(或停止施加)一个或多个力，以便以期望的方式更改或改变沟道103的带隙特性。例如，可以利用第一栅极104和第二栅极105之一或两者来向/从沟道103施加电压和/或电场。施加电压和/或电场可以导致沟道103的带隙特性(例如，隧道势皇高度)改变，这可能将TFET 100的工作状态从截止变为导通，反之亦然。
[0032]就此而言，第一和第二栅极104、105可以由任何适当的导电材料形成，所述材料例如但不限于多晶硅、多晶锗、诸如41^&、11、1?11、？(1、他、1^、？丨等金属及其合金、诸如了&~和 TiN等金属氮化物、诸如TaSiN等金属硅氮化物、诸如Ru02和Re03等导电氧化物、诸如CoSi2、 NiSi和TiSi2等全硅化金属(FUSI)、以及全锗化金属(FUGE)。可以选择用于形成第一和第二栅极104、105的材料，从而获得特定的栅极功函数。
[0033]栅极电介质106—般用于使源极、沟道103、漏极102以及第一和第二栅极104、105 彼此绝缘。因此，栅极电介质106可以由任何适当的电绝缘材料形成。可用于形成栅极电介质106的适当材料的非限制性示例包括氧化硅和高k电介质(例如，介电常数大于7的电介质材料)，例如氧化铪、五氧化钽、二氧化钛、氧化锆、其组合等。当然，其它绝缘材料也可以用于形成栅极电介质106。
[0034]如前所述，沟道103—般被配置为使得可以通过施加和/或去除力来改变和/或选择其带隙特性，所述力例如是电压、电场、其组合等。就此而言，沟道103可以被配置为在第一(例如绝缘)状态中呈现相对大带隙，并且在第二(例如导电)状态中呈现相对小带隙，其中可以通过施加和/或撤除力，例如所施加的电场、电压、其组合等来选择和/或影响第一和第二状态。
[0035]替代地或此外，沟道103可以被配置为在第一状态中呈现出相对大的隧道势皇高度，并且在第二状态中呈现出相对小的隧道势皇高度。可以认识到，与沟道103处于第一状态并呈现出第一(相对高)隧道势皇高度相比，在沟道103处于第二状态并呈现出第二(相对小)隧道势皇高度时，可以预期通过沟道103的更高隧穿概率。
[0036]尽管本公开内容聚焦于沟道103可以呈现出具有不同带隙性质的不同的第一和第二状态的实施例，但应当理解，这样的描述仅仅是为了清晰和容易理解，并且沟道103不一定在第一和第二状态之间呈现出十分明显的转变。实际上，在一些实施例中，沟道103可以被配置为使得在上述第一和第二状态之间存在或能够存在多个状态和/或梯度状态。在这样的情况下，可以通过适当控制例如由源极101、漏极102、第一栅极104、第二栅极105及其组合施加于沟道103和/或从沟道103去除的力，来实现对相对状态(因此，还有对沟道103的带隙特性)的控制和/或选择。
[0037]考虑到以上内容，本公开内容的一个方面涉及包括可变带隙沟道的TFET，该沟道由至少包括具有第一带隙特性的第一材料层和具有第二带隙特性的第二材料层的叠置体形成。在这样的实施例中，可以在第二材料层上形成第一材料层，反之亦然。尽管如此且在没有限制的情况下，第一材料层优选由具有第一带隙的绝缘体形成，第二材料层优选由具有第二带隙的导电材料形成，其中第一带隙比第二带隙更大。
[0038]如稍后将要描述的，可变带隙沟道的整体带隙特性可以受到第一和第二材料层相对于彼此的相对分布/量的影响，可以通过施加和/或去除诸如电压的力来动态改变带隙特性。试验证实，利用电压来施加和/或去除诸如电场的力可以例如通过引起离子/空穴从第一材料层漂移到第二材料层(反之亦然)来改变第一和第二层内的离子/空穴的相对分布。 通过这种方式，向可变带隙沟道施加力和/或从可变带隙沟道去除力可以影响第一和第二材料层内的离子/空穴的总体分布和/或相对量，因此影响沟道103的整体带隙特性。[〇〇39]因此参考图2A和2C，它们是与本公开内容一致的示例性TFET的方框图，并且包括如上文一般所述的由第一和第二材料层形成的可变沟道。如所示的，TFET 200包括p型源极 l〇l、n型漏极102、第一和第二栅极104、105、以及栅极电介质106,前面已经描述了其功能和性质。此外，TFET 200包括沟道103,在这种情况下，沟道103由第一材料层201和第二材料层 201’形成。与前面的描述一致，该实施例中的第一材料层201由呈现出相对大带隙的绝缘材料形成，第二材料层201’由呈现出相对小带隙的绝缘材料形成。如前所述，可以通过施加力和/或其除所施加的力(例如经由栅极104或栅极105施加的电压)来调节第一和第二材料层 201、201’内的离子/空穴的相对分布。
[0040]可以用于形成第一和第二材料层201、201’的适当材料的非限制性示例包括以改变第一和第二材料层201、201’的叠置体的整体带隙特性的方式对施加的力做出响应的材料。就此而言，可以用于形成第一材料层201的适当材料包括但不限于电绝缘且呈现出相对大带隙的无机氧化物和氮化物。这种氧化物的非限制性示例包括氧化铝(Al2〇3)、钛酸钡 (BaTi03)、锆酸钡(BaZr03)、二氧化铪(Hf02)、二氧化硅(Si02)、氮化硅(Si3N4)、五氧化二铌 (Nb2〇5)、五氧化二钽(Ta2〇5)、二氧化钛(Ti〇2)、氧化fl(V〇2)、氧化纪(Y2O3)、二氧化错(Zr〇2) 和硅酸锆(ZrSi〇4)。在没有限制的情况下，第一材料层201优选由Ti02、Nb2〇5、Ta2〇5和V02形成。在一些实施例中，第一材料层201由Ti02形成。
[0041] 可以认识到，上述氧化物和氮化物可以在源极101和漏极102之间的异质结处呈现出类型I的能带对准，尤其是在源极101和漏极102由硅形成时。当然，列出上述材料仅仅是作为示例，可以使用其它材料来形成第一材料层201。
[0042]可以用于形成第二材料层201’的适当材料的示例包括但不限于部分氧化的无机氧化物和部分氮化的无机氮化物，它们是导电的且与第一材料层201的对应带隙特性相比， 呈现出相对小的带隙和/或相对小的隧道势皇高度。这种材料的非限制性示例包括Al2〇x(其中x小于3)、BaTi0x(其中x小于3)、BaZr0x(其中x小于3)、Hf0x(其中x小于2)、Si0x(其中x小于2)、Si3Nx(其中x小于4)、Nb2〇x(其中x小于5)、Ta2〇x(其中x小于5)、T1x(其中x小于2)、V0X (其中x小于2)、Y2〇x(其中x小于3)、Zr0x(其中x小于2)和ZrS1x(其中x小于4)。在没有限制的情况下，第二材料层201’优选是部分氧化的二氧化钛(T1x，其中x小于2)、部分氧化的五氧化二铌(Nb2〇x，其中x小于5)、部分氧化的五氧化二钽(Ta2〇x，其中x小于5)、以及部分氧化的二氧化钒(VaOx，其中x小于2)。在一些实施例中，第二材料层201’由部分氧化的二氧化钛(T1x，其中x小于2)形成。[〇〇43]换言之，第二材料层201’可以是与第一材料层的无机氧化物和/或氮化物互补的部分氧化物或氮化物。在该背景中，可以将部分氧化物理解为包含或掺杂有一个或多个带正电的氧空穴，可以将部分氮化物理解为包含或掺杂有一个或多个带正电的氮空穴。在没有限制的情况下，第二材料层201’优选是钛、钽、铌或钒的部分氧化无机氧化物，它们与用于形成第一材料层201的对应氧化物互补，且包含或掺杂有一个或多个带正电的氧空穴。 [〇〇44]如上文简述，可以通过受控地向第一材料层201和第二材料层201’中的一个或多个施加力和/或从它们去除力来实现对沟道103的带隙特性的控制。例如如图2A所示，向第二栅极105施加逻辑0电压(Vb = 0)并向第一栅极104施加逻辑1(例如0.5V)电压(Vf=l)可以提高第一和第二材料层201和201’之中的离子/空穴的相对量和/或改变其分布。类似于上文，试验已经证明，以该方式施加电压可以引起离子/空穴(例如，氧或氮离子/空穴)从第二材料层20迀移/漂移到第一材料层201。取决于这种离子/空穴的相对分布，TFET 200可以被置于导通或截止状态。在导通状态中，在施加逻辑1的漏极电压(Vd)和0的源极电压1时，相对大数量的电子可以从源极101隧穿通过沟道103。通过这种方式，在一些实施例中，可以将第一和第二材料层201、201’理解为以与忆阻器大致相同的方式对所施加的电压做出响应。 [〇〇45]图2B中定性地例示了该概念，图2B是图2A中所示的处于导通状态的TFET 200的能带图。如所示的，在施加逻辑1的Vf (例如，大约0.5V)和逻辑0的Vb时，离子/空穴可以从第二材料层201’漂移到第一材料层201，减小了沟道103的带隙和/或隧道势皇高度。如图2B中的透明箭头所示，在施加逻辑1的漏极电压Vd和逻辑0的1时，相对大数量的电子可以从源极 101隧穿通过沟道103的相对低的隧道势皇。
[0046]相反并且如图2C所示，使跨第一和第二栅极104、105施加的电压的极性反转可以引起离子/空穴从第一材料层201漂移到第二材料层201’，由此改变层201与201’之间的边界的位置，并可能使得沟道103变成绝缘的。通过以上方式施加电压可以引起离子/空穴(例如，氧和/或氮空穴)从第一材料层201漂移到第二材料层201’。这可以将TFET 200置于截止状态，即使在分别向漏极102和源极101施加逻辑1的Vd和逻辑0的Vs时。[〇〇47]图2D进一步示出了这个概念，图2D是图2C所示的处于截止状态的TFET 200的带隙图。如所示的，在施加逻辑0的Vf和逻辑1的Vb(例如，大约0.5V)时，离子/空穴可以从第一材料层201漂移到第二材料层201’，由此引起沟道103呈现出相对大的带隙和/或相对高的隧道势皇高度，这可能阻碍或防止电子从源极101隧穿通过沟道103。实际上在截止状态中，与处于导通状态的同一TFET相比(例如，如图2A和2B中所示)，通过沟道10 3的隧穿可以被减少一个或几个数量级。与常规TFET相比，在该状态中载流子从源极101通过沟道通过区域103 的隧穿也可以被显著减小。[〇〇48]从图2B和2D可以认识到，可以通过施加和/或去除力(例如经由第一和/或第二栅极104、105施加的电压)来选择和/或控制沟道103的状态。在力的施加和/或去除将沟道103 置于导通状态时，来自源极101的电子仅需要隧穿通过如图2B所示的相对薄的隧穿势皇。结果，大量电子可以在该状态中隧穿通过源极103,由此允许TFET呈现出与采用由未掺杂的半导体材料形成的沟道的常规TFET相比相对高的导通电流I。?。相反，在力(例如电压)的施加或去除将沟道103置于截止状态时，沟道103可以呈现出大带隙和相对高的隧穿势皇高度。 结果，来自源极104的电子几乎不可以在该状态中隧穿通过沟道103,从而允许TFET 200呈现出与常规TFET相比相对低(可能为零)的截止电流。
[0049]图3是描绘了针对与本公开内容一致的包括由离子漂移开关的沟道的示例性TFET和包括由诸如I nAs的未掺杂半导体材料形成的沟道的常规TFET的漏极电流(I d)的对数与所施加栅极电压(Vg)对比的关系的曲线图。如所示的，预期与本公开内容一致的TFET具有显著大于常规TFET的导通电流1m的导通电流(1n2)，以及显著低于常规TFET所呈现的截止电流(1ff1)的截止电流1ff2,如图3所示。总之，图3中的曲线图描绘了，在一些实施例中，与本公开内容一致的TFET可能能够呈现出低截止电流和高导通电流的期望组合。
[0050]从上文可以认识到，可以通过向沟道103施加力和/或从沟道103去除力(例如经由第一或第二栅极104、105施加的电压)来将与本公开内容一致的TFET从导通切换到截止动态，反之亦然。考虑到这一点，可以在导通和截止状态之间切换本文所述的TFET的速率可以取决于沟道103可以在状态之间切换的速率，这又可以取决于各种因素，例如第一和第二材料层的总厚度、第一和第二材料层内的离子/空穴的相对迀移率(即，离子/空穴漂移的速率)、其它因素、其组合等。
[0051]考虑到这一点，第一和第二材料层的总厚度可以在从大于O到大约10nm的范围内，例如大约I到大约50nm，或甚至大约5到大约15nm。在这样的情况下，本文描述的沟道可以在少于大约1500皮秒(ps)之内，例如少于大约100ps，在大约100到100ps之间，大约100到大约500ps之间，或甚至大约200到大约400ps之间，在导通和截止状态之间切换。尽管这可能比常规TFET(例如，可以在大约50ps内从导通切换到截止状态，反之亦然)的切换时间更慢，但本文所述TFET可以呈现出的相对低的截止电流和相对高的导通电流可以使它们对于低功率或其它应用特别有用。例如，可以利用本文描述的TFET的相对慢的切换时间构建包括“自动睡眠状态”的电路。实际上在一些实施例中，可以由比发生离子/空穴漂移过程更快地通过导线的电荷对本文描述的TFET的栅极处的电压进行充电或放电。如果在对应于离子/空穴漂移的时间的若干时钟周期内未切换栅极处的电压，晶体管200可以到达图2C和2B中所示的低泄漏电流状态。
[0052]本文描述的TFET也可以用于控制下游电子部件的工作。例如，可以与本公开内容一致的TFET置于诸如其它晶体管、二极管、存储寄存器、其组合等其它电路部件的上游。在这样的情况下，可以通过选择沟道103的状态，S卩，通过控制可以施加以将沟道103从绝缘转变到导电状态(反之亦然)的电压或其它力，来接通和关断TFET下游的电路部件的工作状态。在一些实施例中，一旦设置了沟道103的状态，就可以撤除为了将沟道103驱动到期望状态而施加的力，而不影响TFET或下游部件的工作。因为可以在没有施加的力的情况下(例如，在没有施加的电压的情况下)保持沟道103的状态，所以可以将本文描述的TFET用作非易失性计算电路的元件。在这样的集成电路中，甚至可以在没有向这种集成电路的一部分供应电力的情况下保持计算状态。为了节省计算系统的功耗，可能需要关闭去往集成电路的该部分的电源。对于非易失性电路，不需要在这种关闭之前备份这种电路内的数据，且不需要在关闭之后从存储器获取数据。
[0053]本公开内容的另一个方面涉及包括可变带隙沟道的TFET，该沟道至少部分由呈现出金属到绝缘体(MIT)转变(即从高度导电转变到高度电阻状态)的材料形成。在本公开内容中特别有用的是呈现出伴随能带结构变化的MIT的材料。可以呈现出伴随能带结构变化的MIT的材料的非限制性示例包括Mott绝缘体。如这里使用的，术语“Mott绝缘体”是指材料的子集，其呈现MIT，并在常规能带理论下预计是导电的，但可能由于电子-电子相关，例如响应于诸如电场等力的施加和撤除中的至少一个而变成电阻性的。
[0054]可以根据本公开内容使用的适当Mott绝缘体的非限制性示例包括V02、掺铬V203、La2-xSrxCu04(其中x小于或等于2)、RN13(其中R是从镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥、锕、钍、镤、铀、钚、镅、锫、锎、锿、镄、奶、锘、镑及其组合中选择的一种或多种稀土元素)、Lai—xSrxMn03 (其中x小于或等于I)和YBa2Cu307。在没有限制的情况下，Mott绝缘体优选在室温以上呈现出金属绝缘体转变。
[0055]现在参考图4，图4是与本公开内容一致的TFET的另一个不例的截面方框图。如所示，TFET 300包括源极101、漏极102、第一栅极104、第二栅极105和栅极氧化物106，其性质和功能与上文结合图1的对应部分所描述的相同。此外，TFET 300包括至少部分由Mott绝缘体形成的沟道301。
[0056]在例示的实施例中，沟道301在源极101与漏极102之间。此外，沟道301在第一栅极104与第二栅极105之间，使得第一栅极104紧邻沟道301的第一侧(未标记)，并且第二栅极105紧邻沟道103的第二侧(未标记)。在例示的实施例中，沟道301的第一和第二侧大体上彼此相对。在任何情况下，可以在衬底(未示出)上形成源极101、栅极102、沟道301、第二栅极105和栅极电介质106中的每一个的全部或部分。当然，图4中的TFET 300的结构仅仅用于举例，并且应当理解，可以使用具有其它几何结构/结构的TFET。
[0057]在一些实施例中，可以在如下认识的基础上预测TFET 300的操作:一些Mott绝缘体(包括上述那些)可以响应于诸如电场等力的施加或去除中的至少一个而呈现出能带结构的变化。就此而言，注意，在一些情况下可能仅在Mott绝缘体暴露于临界电场时才发生能带结构的变化，临界电场即具有满足或超过诱发能带结构变化所需的最小强度的强度的电场。
[0058]如前所述，常规TFET可以相对于MOSFET呈现出改进的亚阈值斜率。如下所述，在至少部分由Mott绝缘体形成的TFET中使用可变带隙沟道可以进一步改善TFET的1。?和亚阈值摆幅之一或两者。实际上，在一些实施例中，使用Mott绝缘体可以能够产生具有比利用由未掺杂半导体材料形成的沟道的常规TFET和/或MOSFET更高的Icin并同时呈现出比常规TFET和/或MOSFET更低的亚阈值摆幅的TFET。例如，使用Mot t绝缘体在TFET中形成可变带隙沟道可以允许TFET实现更高的Icin，而同时呈现出比MOSFET呈现的60mV/十倍程极限更低的亚阈值摆幅。利用当前对带隙对TFET电流-电压(1-V)特性的影响的理解可以对此进行预测。
[0059]为了例示以上概念，参考图5，图5描绘了与本公开内容一致的包括至少部分用Mott绝缘体形成的可变带隙沟道的示例性TFET的导通和截止带隙曲线图，以及包括由未掺杂半导体材料形成的沟道的TFET的导通和截止带隙曲线图。在这种情况下，所考虑的TFET在X维度上具有40nm的总长度，栅极和沟道长度大约为14nm0
[0060]如所示，在向可变带隙沟道(例如，向其中的Mott绝缘体)施加强度低于临界电场的强度的电场时，沟道可以保持在截止状态中，其中沟道中价带和导带之间的带隙相对大。然而，在向可变带隙沟道施加满足或超过临界电场强度的电场时，价带和导带之间的带隙可以在沟道中暴露于最高强度电场的部分中缩小。这又可能引起源极101的导带和沟道301的价带之间的带隙减小。结果，在沟道301处于导通状态中时，大量电子可以从源极101的导带隧穿进入沟道301的价带中。
[0061]为了举例并容易理解，本公开内容将继续描述包括由Mott绝缘体形成的可变带隙沟道的示例性TFET，其中TFET在X轴上的总长度为40nm，并且沟道和栅极长度均为大约14nm。在这种情况下，可以通过在邻近源极和沟道的结处施加电场来接通TFET的可变带隙沟道。电场的大小可以取决于所施加的栅极、漏极和源极电压。因为在本示例性中器件主体薄且对称，所以垂直电场在示例性器件中很小且总电场受到横向电场的支配。如图6所示，绝对横向电场的强度在源极和沟道的结处或附近可以超过临界电场(在本示例性中，为了例示而设置为-0.7V)。
[0062]现在返回图5，可以看出，在将形成沟道301的Mott绝缘体暴露于超过临界电场的电场(例如，图6中所述的电场)时，沟道的至少一部分可以接通并可以在源极/沟道界面处或附近呈现出沟道带隙的显著缩窄。此外，源极的导带和沟道的价带之间的带隙也可以很窄。结果，在这种状态中，大量电子可以通过沟道隧穿到漏极，如该曲线图中的透明箭头所不O
[0063]相比之下，图5中针对常规TFET的曲线图指示，即使在其未掺杂半导体沟道处于导通状态时，沟道内的带隙仍然相对大，源极的导带和沟道的价带之间的带隙也仍然相对大。图5的曲线图的比较表明，在其沟道中采用Mott绝缘体的TFET在给定偏压下可以允许比常规TFET更大的隧穿。
[0064]这还表明，在其沟道中采用Mott绝缘体的TFET可以在给定驱动电压下呈现出比常规TFET的导通电流更大的导通电流1。?。就此而言，图7是描绘针对包括至少部分由Mott绝缘体形成的沟道的示例性TFET和包括由InAs形成的沟道的常规TFET的漏极电流(Id)的对数和所施加栅极电压(Vg)对比的估计关系的曲线图。如图所示，预计在沟道中包括Mott绝缘体的TFET呈现出比常规TFET的导通电流1n3更大的导通电流(1n4)。实际上，该预测表明1ru可以比1n2大10到100倍(或更多)。此外，预计在其沟道中包括Mott绝缘体的TFET具有比常规TFET中的截止电流(1ff3)更小的截止电流1ff4。总之，图7中描绘的预测证明，在一些实施例中，与沟道中包括未掺杂半导体材料的常规TFET相比，在其沟道中包括Mott绝缘体的TFET可能能够呈现出低截止电流和高导通电流的期望组合。
[0065]本公开内容的另一方面涉及与本公开内容一致的形成TFET的方法。就此而言，参考图8，图8是可以结合与本公开内容一致的制造TFET的方法执行的示例性操作的流程图。应当理解，为了清楚起见按照特定次序例示了图示了所示的方法步骤，但在实践中，可以按照取决于正被形成的TFET的几何结构和构造的任何次序来执行所述方法步骤。
[0066]如图8所示，方法800开始于方框801。在方框802，可以在衬底上形成第一栅极，衬底可以由硅或另一种适当的材料制成。如现有技术中可能已知的，可以使用任何适当的半导体制造技术来执行第一栅极的形成，所述半导体制造技术包括各种形式的沉积(例如，化学气相沉积、物理气相沉积、派镀、原子层沉积、电镀、无电镀等)。在一些实施例中且如各图所示，可以在接近可变带隙沟道的下表面的位置处形成第一栅极。在任何情况下，可以由栅极氧化物将第一栅极与可变带隙沟道分开，可以在第一栅极的表面之上沉积或以其它方式形成栅极氧化物。
[0067]在形成第一栅极之前或之后，方法可以进行到方框803，其中可以形成可变带隙沟道。在可变带隙沟道要位于栅极上方的情况下，可以在诸如根据方框802形成的第一栅极等第一栅极上形成可变带隙沟道。无论其何时形成，如上文一般性所述，可变带隙沟道可以被配置为响应于力的施加或所施加的力的撤除中的至少一个而呈现出其带隙特性的改变。因此，可变带隙沟道的形成可以包含沉积或以其它方式形成第一和第二材料层，它们可以一起响应于所施加电压而呈现(例如，经由离子/载流子漂移)出带隙特性(例如，隧道势皇高度)的改变，如上文一般性所述。替代地或此外，可变带隙沟道的形成可以包含Mott绝缘体的沉积或其它形成。在任何情况下，如现有技术中可能已知的，可以使用任何适当的半导体制造工艺执行可变带隙沟道的形成，所述半导体制造工艺包括各种沉积工艺(例如，化学气相沉积、物理气相沉积、溅镀、原子层沉积、电镀、无电镀等)。
[0068]在可变带隙沟道和/或第一栅极形成之前或之后，方法进行到方框804，其中可以形成与前述描述一致的源极和漏极。通常，源极和漏极可以形成于紧邻可变带隙沟道的位置处。就此而言，源极和漏极的形成可以通过使用任何适当的半导体制造工艺沉积或生长适当的半导体材料(例如上文描述的那些)来进行。这样的材料可以是本征半导体，或者可以在其初始形成期间或之后被掺杂，以根据需要变成非本征P或η型半导体。可以使用现有技术中公知的工艺(例如但不限于扩散和离子注入)来执行这样的掺杂。在本公开内容的一些实施例中，分别紧邻于可变带隙沟道的第一和第二侧形成源极和漏极。
[0069]此时，方法可以进行到方框806并结束，或者，如果使用第二栅极，方法可以进行到任选的方框805，其中可以执行与本公开内容一致的第二栅极。形成第二栅极的性质和方式与第一栅极相同，并且为了简洁将不再重复。在一些实施例中且如各图中所示，可以在可变带隙沟道的上表面上或紧邻该上表面形成第二栅极。像第一栅极那样，可以由栅极氧化物将第二栅极与可变带隙沟道分开，栅极氧化物可以事先沉积或以其它方式形成于可变带隙沟道上。
[0070]本文中采用的术语和表达被用作描述而非限制性术语，并且在使用这样的术语和表达时，无意排除所示并描述的特征(或其部分)的任何等价物，并认为在权利要求的范围内各种修改都是可能的。因此，权利要求旨在覆盖所有这样的等价物。本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，易于将各种特征、方面和实施例彼此组合以及进行变化和修改。因此，应当认为本公开内容涵盖这样的组合、变化和修改。
【主权项】
1.一种隧穿场效应晶体管，包括:源极；漏极；所述源极与所述漏极之间的可变带隙沟道；以及紧邻所述可变带隙沟道的至少一个栅极区；其中，所述可变带隙沟道的至少一个带隙特性响应于对所述可变带隙沟道的力的施加 和去除的至少其中之一而动态变化。2.根据权利要求1所述的隧穿场效应晶体管，其中，所述力是从电压、电场或其组合中 选择的。3.根据权利要求2所述的隧穿场效应晶体管，其中，所述力是电压。4.根据权利要求2所述的隧穿场效应晶体管，其中，所述力是电场。5.根据权利要求1所述的隧穿场效应晶体管，其中，所述可变带隙沟道包括第一材料层 和第二材料层，所述第一材料层和所述第二材料层在其中具有载流子的相对分布，其中，所 述载流子的相对分布响应于所述力的所述施加和所述去除的至少其中之一而变化，引起所 述至少一个带隙特性的对应变化。6.根据权利要求1所述的隧穿场效应晶体管，其中，所述可变带隙沟道包括第一材料层 和第二材料层，其中，所述第一材料层包括第一氧化物，并且所述第二材料层包括被部分氧 化并与所述第一氧化物互补的第二氧化物。7.根据权利要求6所述的隧穿场效应晶体管，其中，所述第一材料层包括选自由Al2〇3、 11?)2、3102、恥205、13205、1102、￥02、￥203和2抑2构成的组的至少一种氧化物。8.根据权利要求7所述的隧穿场效应晶体管，其中，所述第二材料层包括选自由以下材 料构成的组的至少一种部分氧化物:A12〇x，其中x小于3; Hf Ox，其中x小于2; S i Ox，其中x小于 2;恥2(^，其中1小于5;132(^，其中1小于5;11(^，其中1小于2;￥(^，其中1小于2;￥2(^，其中1小 于3;以及ZrOx，其中x小于2。9.根据权利要求8所述的隧穿场效应晶体管，其中，所述第一材料层包括Ti02，并且所述 第二材料层包括T1x，其中x小于2。10.根据权利要求1所述的隧穿场效应晶体管，其中，所述可变带隙沟道包括响应于所 述力的所述施加和所述去除的至少其中之一而呈现出金属到绝缘体转变的材料。11.根据权利要求10所述的隧穿场效应晶体管，其中，所述可变带隙沟道包括Mott绝缘 体。12.根据权利要求11所述的隧穿场效应晶体管，其中，所述Mott绝缘体包括以下材料中 的至少一种:V02;掺铬V2〇3; La2—xSrxCu〇4,其中x小于或等于2; RNi03，其中R是一种或多种稀 土元素;Lai—xSrxMn〇3,其中x小于或等于1;以及YBa2Cu3〇7。13.根据权利要求1所述的隧穿场效应晶体管，其中，所述隧穿场效应晶体管呈现出小 于60mV/十倍程的亚阈值摆幅。14.一种制造隧穿场效应晶体管的方法，包括:形成第一栅极和第二栅极中的至少一个；形成源极；形成漏极；以及在紧邻所述第一栅极和所述第二栅极并且在所述源极与所述漏极之间的区域中形成 可变带隙沟道；其中，所述可变带隙沟道的至少一个带隙特性响应于对所述可变带隙沟道的力的施加 和去除的至少其中之一而动态变化。15.根据权利要求14所述的方法，其中，所述力是从电压、电场或其组合中选择的。16.根据权利要求15所述的方法，其中，所述力是电压。17.根据权利要求15所述的方法，其中，所述可变带隙沟道包括第一材料层和第二材料 层，所述第一材料层和所述第二材料层在其中具有载流子的相对分布，其中，所述载流子的 相对分布响应于所述力的所述施加和所述去除的至少其中之一而变化，引起所述至少一个 带隙特性的对应变化。18.根据权利要求14所述的方法，其中，所述可变带隙沟道包括第一材料层和第二材料 层，其中，所述第一材料层包括第一氧化物，并且所述第二材料层包括被部分氧化并与所述 第一氧化物互补的第二氧化物。19.根据权利要求18所述的方法，其中，所述第一材料层包括选自由Al203、Hf02、Si02、 Nb2〇5、Ta2〇5、Ti02、V02、Y2〇3和Zr02构成的组的至少一种氧化物。20.根据权利要求19所述的方法，其中，所述第二材料层包括选自由以下材料构成的组 的至少一种部分氧化物:Al2〇x，其中x小于3;HfOx，其中x小于2;S1x，其中x小于2;Nb2〇x，其 中x小于5;Ta2〇x，其中x小于5;T1x，其中x小于2;VOx，其中x小于2;Y2〇x，其中x小于3;以及 ZrOx，其中x小于2。21.根据权利要求20所述的方法，其中，所述第一材料层包括Ti02，并且所述第二材料层 包括T1x，其中x小于2。22.根据权利要求14所述的方法，其中，所述可变带隙沟道包括响应于所述力的所述施 加和所述去除的至少其中之一而呈现出金属到绝缘体转变的材料。23.根据权利要求22所述的方法，其中，所述可变带隙沟道包括Mott绝缘体。24.根据权利要求23所述的方法，其中，所述Mott绝缘体包括以下材料中的至少一种: V〇2;掺铬V2〇3; La2—xSrxCu〇4，其中x小于或等于2; RNi03，其中R是一种或多种稀土元素;Lap xSrxMn03,其中x小于或等于1;以及YBa2Cu3〇7。25.根据权利要求14所述的方法，其中，所述隧穿场效应晶体管呈现出小于60mV/十倍 程的亚阈值摆幅。
【文档编号】H01L29/78GK106030817SQ201480076343
【公开日】2016年10月12日
【申请日】2014年3月28日
【发明人】U·E·阿维奇, D·E·尼科诺夫, I·A·扬
【申请人】英特尔公司