一种自偏置结构带隙基准源装置的制造方法
【专利摘要】本实用新型属于数模混合集成电路技术领域，特别是提供了一种自偏置结构带隙基准源装置。所述的自偏置结构带隙基准源装置由正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块，以及运算放大器单元模块组成。该带隙基准源不受厄尔利电压的影响，电路结构简单，电路结构集成度更高，更稳定。这种基准源对电源电压、工艺参数和温度的变化不敏感，并且能够工作在较宽的电源电压范围下，实现低功耗和减小版图面积消耗的特点。
【专利说明】
-种自偏置结构带隙基准源装置
技术领域
[0001] 本实用新型属于数模混合集成电路技术领域，具体设及一种电源管理忍片内的自 偏置结构带隙基准源的改进，提供了一种结构更简单、集成度更高、功耗更低的自偏置结构 带隙基准源装置。
【背景技术】
[0002] 随着国内集成电路的大力发展，高效率、稳定性强的带隙基准源被广泛地应用于 数模混合集成电路设计中，带隙基准源的设计优劣直接影响忍片电路乃至整个系统的性 能。例如：片内的模数转换器、数模转换器、比较器和误差放大器等电路均需要带隙基准源 提供精确稳定的基准电压W及基准电流。因此提高带隙基准源的性能，有助于提高电路工 作的稳定性和可靠性。
[0003] 中国实用型新专利CN200720087102.7，公开了一种高电源抑制的带隙基准源，也 公开了一种自带偏置电路的带隙基准源，包括自偏置电路、调整电路、带隙核屯、电路和启动 电路。其也可实现不需要外接偏置，实现良好的溫度系数。但其结构还是复杂，集成程度不 高，随着科技的发展无法满足更高集成及适应更宽的电源电压。
[0004] 中国发明专利CN201510800847.2公开一种零溫度系数可调电压基准源，为使可调 电阻R2的输出基准电压不随溫度变化而变化，设计正负溫度系数的基准电流源Il和12， PMOS管M7、M8构成共源共栅电流源Il镜像正溫度系数电流源，PMOS管M15、M16构成共源共 栅电流源12镜像正溫度系数电流源，电流源Il的输出由PMOS管M8漏极输出，电流源12的输 出由PMOS管M16漏极输出，M8与M16的漏极相连实现零溫度系数基准电流IREF，正负溫度系 数的电流源Il和I2W适当的权重相加。零溫度系数可调电压基准源REGV由零溫度系数电流 源IREF加可调电阻R2构成，即PMOS晶体管M8和M16的漏极相连再与电阻R2的一端相连，R2另 一端接地。通过上述方式，本发明能够获得零溫度系数可调电压基准源，解决只能产生固定 带隙基准电压的局限性。其虽然公开了可实现零溫度系数可调电压基准源，但缺少自身的 偏置电压模块，并且其结构也相对复杂，集成程度也不高。
[0005] 传统的共源共栅偏置结构，其消耗的电压余度较大，偏置电路设计复杂，额外的增 加了电路结构的静态功耗。为此，我们研发了一种改进型自偏置电流源结构的带隙基准源 装置，其结构更加简单，集成程度更高，版图面积更小，功耗低，能够实现基准电压对电源电 压、工艺参数和溫度的变化不敏感，能够工作在较宽的电源电压范围下。
【发明内容】
[0006] 本实用新型要解决的技术问题是提供一种改进型自偏置结构带隙基准源装置，应 用于电源管理忍片内，能够实现基准电压对电源电压、工艺参数和溫度的变化不敏感，能够 工作在较宽的电源电压范围下，实现低功耗和减小版图的面积消耗。
[0007] 为了解决上述的技术问题，本实用新型提供的技术方案为：
[000引所述的自偏置结构带隙基准源装置，该电路包括五部分：分别是正溫度系数电路 模块、负溫度系数电路模块、补偿电路模块、计算电路模块W及自偏置结构电路模块。所述 的正溫度系数电路模块产生与溫度系数成正比的电压值，其输出端与计算电路模块的输入 端相连;所述的负溫度系数电路模块产生与溫度系数成反比的电压值，其输出端也与计算 电路模块的输入端相连;所述的补偿电路模块与计算电路模块的输入端相连;所述的计算 电路模块用于产生零溫度系数的电压值，其输出端与自偏置结构电路模块的输入端连接并 输出最终的基准电压值;所述的自偏置结构电路模块用于自动调节偏置电路的工作点，其 输出端与负溫度系数电路模块、正溫度系数电路模块的输入端相连;所述的补偿电路模块 与计算电路模块相连实现电路的环路稳定。
[0009] 所述自偏置结构带隙基准源装置还包括采用共源共栅结构的运算放大器电路模 块。
[0010] 所述自偏置结构带隙基准源装置还包括采用双极结构的运算放大器电路模块。
[0011] 所述运算放大器电路模块包括两个NMOS管和四个PMOS管。
[0012] 所述的自偏置结构带隙基准源装置结构是第一晶体管化的基极与集电极连接并 接地，第一晶体管化发射极连接第二电阻R2的第一端、第五PMOS管MPs的栅极，第二电阻R2的 第二端连接第=电阻R3的第二端、第四电阻R4的第一端，第四电阻R4的第二端连接带隙基准 源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS管MPi的源极与电源Vdd相连;第二晶体管化 的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻Ri的第一端，第一电阻Ri的 第二端连接第六PMOS管MPs的栅极、第S电阻R3的第一端;第一 NMOS管M化的源极与地相连， 第一 NMOS管的丽1栅极连接第六PMOS管MPs的漏极、第SNMOS管丽3的漏极、第四醒OS管MN^ 栅极，第一 NMOS管丽1的漏极连接第二PMOS管MP2的漏极、第二PMOS管MP2的栅极、第一 PMOS 管MPi的栅极，第二PMOS管MP2的源极与电源Vdd相连，第四NMOS管MN4的漏极与源极相连并接 地;第二醒OS管丽2的源极与第SNMOS管丽3的源极相连并接地，第二NMOS管丽2的栅极连接 第二醒OS管丽2的漏极、第SMTOS管丽3的栅极、第五PMOS管MPs的漏极，第五PMOS管MPs的源 极连接第六PMOS管的源极、第SPMOS管MP3的漏极，第SPMOS管MP3的源极连接第四PMOS 管MP4的漏极，第SPMOS管MP3的栅极连接偏置电压Vbiasi,第四PMOS管MP4的源极与电源Vdd相 连，第四PMOS管MP4的栅极连接偏置电压VBIAS2。
[0013] 所述负溫度系数电路模块由一个晶体管构成，产生与溫度系数成反比的电压值。
[0014] 所述正溫度系数电路模块由两个晶体管和一个电阻组成，用于产生与溫度系数成 正比的电压值。
[0015] 所述计算电路模块由一个晶体管和=个电阻组成，用于产生零溫度系数的电压 值。
[0016] 所述补偿电路模块由一个MOSS管组成，用于实现环路稳定。
[0017] 自偏置结构电路模块由一个NMOS管、两个PMOS管组成。
[0018] 本实用新型所述的自偏置结构带隙基准源电路的基本工作原理是利用第一晶体 管化的基极与集电极相连产生的电压Vbei的负溫度系数和第一晶体管化与第二晶体管化差 值AVbe的正溫度系数，产生一个具有零溫度系数的基准电压Vbg。正溫度系数电流Iptat是通 过第一电阻Ri，第一晶体管化和第二晶体管化实现，具体表示为：
[0019]
[0020] 由此可知，产生的PTAT电流为：IPTAT = VTlnn/Ri，式中VT = kT/q，n是第一晶体管化和 第二晶体管化的发射极面积之比。另外，第二电阻R2和第=电阻R3分别位于两条电流支路， 作用是使第一晶体管化和第二晶体管化的集电极与发射极之间的电压Vce相等，从而保证 PTAT电流不受厄尔利电压的影响，确保基准电压获得较高精度和良好的溫度特性。根据W 上分析可得，带隙基准电压为：
[0021]
[0022] 自偏置结构中流过第一PMOS管MPi的电流值是由上述的PTAT电流来确定的，该电 流通过自偏置结构的自身偏置作用，获得与电源电压无关的基准电压，运就使得电源电压 有很宽的输入范围。
[0023] 本实用新型的有益效果在于:本实用新型的带隙基准源装置对电源电压、工艺参 数和溫度的变化不敏感，PTAT电流不受厄尔利电压的影响，可W实现在较宽的电源电压范 围下工作，并且相对于共源共栅结构做偏置电路的带隙基准源，有效地降低了电路的静态 功耗，实现了电路的低功耗，其结构更加简单，集成程度更高，版图面积更小，明显减小版图 的面积消耗，能够实现基准电压对电源电压、工艺参数和溫度的变化不敏感，能够工作在较 宽的电源电压范围下。
【附图说明】
[0024] 图1是本实用新型的自偏置结构带隙基准源装置的模块连接图。
[0025] 图2为本实用新型的自偏置结构带隙基准源的具体结构电路图。在图2中，MN为 NMOS管，MP为PMOS管，Q为晶体管；
[0026] 图3为本实用新型的带隙基准电压与输入电压的关系图。在图3中，横坐标为输入 电源电压Vdd(V),纵坐标为带隙基准电压Vbg(V)。
【具体实施方式】
[0027] 为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新 型的实施方式作进一步地详细描述。
[0028] 本实用新型所述的自偏置结构带隙基准源装置，包括五部分:分别是正溫度系数 电路模块、负溫度系数电路模块、补偿电路模块、计算电路模块W及自偏置结构电路模块。 所述的正溫度系数电路模块产生与溫度系数成正比的电压值，其输出端与计算电路模块的 输入端相连;所述的负溫度系数电路模块产生与溫度系数成反比的电压值，其输出端也与 计算电路模块的输入端相连;所述的补偿电路模块与计算电路模块的输入端相连;所述的 计算电路模块用于产生零溫度系数的电压值，其输出端与自偏置结构电路模块的输入端连 接并输出最终的基准电压值;所述的自偏置结构电路模块用于自动调节偏置电路的工作 点，其输出端与负溫度系数电路模块、正溫度系数电路模块的输入端相连;所述的补偿电路 模块与计算电路模块相连实现电路的环路稳定。
[0029] 本实用新型的一个实施例其具体结构如下:第一晶体管化的基极与集电极连接并 接地，第一晶体管化发射极连接第二电阻R2的第一端、第五PMOS管MPs的栅极，第二电阻R2的 第二端连接第=电阻R3的第二端、第四电阻R4的第一端，第四电阻R4的第二端连接带隙基准 源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS管MPi的源极与电源Vdd相连。
[0030]第二晶体管化的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻Ri 的第一端，第一电阻Ri的第二端连接第六?105管1&的栅极、第=电阻化的第一端。
[00川第一醒OS管丽1的源极与地相连，第一醒OS管的丽1栅极连接第六PMOS管MPs的漏 极、第管丽3的漏极、第四醒OS管MN4的栅极，第一醒OS管丽1的漏极连接第二PMOS管 MP2的漏极、第二PMOS管MP2的栅极、第一 PMOS管MPi的栅极，第二PMOS管MP2的源极与电源Vdd 相连，第四NMOS管MN4的漏极与源极相连并接地。
[0032] 所述运算放大器电路模块由第二NMOS管NM2、第SNMOS管NM3、第SPMOS管PM3、第 四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6构成，第二NMOS管丽2的源极与第SMTOS管 丽3的源极相连并接地，第二醒OS管丽2的栅极连接第二NMOS管丽2的漏极、第SNMOS管丽3的 栅极、第五PMOS管MPs的漏极，第五PMOS管MPs的源极连接第六PMOS管MPs的源极、第SPMOS管 MP3的漏极，第SPMOS管MP3的源极连接第四PMOS管MP4的漏极，第SPMOS管MP3的栅极连接偏 置电压Vbiasi,第四PMOS管MP4的源极与电源Vdd相连，第四PMOS管MP4的栅极连接偏置电压 VbIAS2 O
[0033] 所述负溫度系数电路模块由第一晶体管化构成，第一晶体管化的基极与集电极连 接并接地，第一晶体管化发射极连接第二电阻R2的第一端，产生与温麼系数成反比的由压 值。第一晶体管化基极与发射极电压Vbei具有负溫度系数，常溫下约关
[0034] 所述正溫度系数电路模块由第一晶体管化、第二晶体管化和第一电阻Ri组成，所述 第二晶体管化的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻化的第一端， 第一电阻化的第二端连接运算放大器的负向输入端、第=电阻R3的第一端，其可W产生与溫 度系数成正比的电压值。运是因为第一晶体管化和第二晶体管化发射极和集电极的差值具 有正溫度系数，即，其中n是第一晶体管化和第二晶体管化的发射极面积之 比，其中n为2。
[0035] 所述计算电路模块由第一晶体管化和第二电阻R2、第S电阻R3和第四电阻R4组成， 所述第一晶体管化的基极与集电极连接并接地，第一晶体管化发射极连接第二电阻R2的第 一端、第五PMOS管MPs的栅极，第二电阻R2的第二端连接第S电阻R3的第二端、第四电阻R4的 第一端，第四电阻R4的第二端连接带隙基准源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS管MPi的源极与电源Vdd相连，它可W将正溫度系数电压与负溫度系数电压求和，从而产 生零溫度系数的电压值。
[0036] 所述补偿电路模块由第四NMOS管MN4组成，第四醒OS管動的漏极与源极相连并接 地，第四NMOS管MN4的栅极与第一 NMOS管的丽1栅极、第SNMOS管的MN3的漏极、第六PMOS管的 MPs漏极相连，它可W保证电路环路的稳定性。
[0037] 自偏置结构电路模块由第一醒OS管丽1、第一 PMOS管MPi和第二PMOS管MP2组成，第 一 NMOS管M化的源极接地，漏极与MP2的漏极连接再与的栅极并联与MPi的栅极连接，其MP2 的源极与MP4的漏极及Vdd连接;第一 PMOS管MPi的源极与Vdd连接，漏极与第四电阻R4及带隙 基准源的输出端Vbg连接，其可W自动调节偏置电路的工作点，保证电路在正常状态下工作。 从而实现了电源电压为1.6V的输入电压，并且保持带隙基准电压值恒定为1.23V。
[0038] 在本实用新型的另一个实施例中本实用新型所述的自偏置结构带隙基准源装置， 包括五部分:分别是正溫度系数电路模块、负溫度系数电路模块、补偿电路模块、计算电路 模块W及自偏置结构电路模块。所述的正溫度系数电路模块产生与溫度系数成正比的电压 值，其输出端与计算电路模块的输入端相连;所述的负溫度系数电路模块产生与溫度系数 成反比的电压值，其输出端也与计算电路模块的输入端相连;所述的补偿电路模块与计算 电路模块的输入端相连;所述的计算电路模块用于产生零溫度系数的电压值，其输出端与 自偏置结构电路模块的输入端连接并输出最终的基准电压值;所述的自偏置结构电路模块 用于自动调节偏置电路的工作点，其输出端与负溫度系数电路模块、正溫度系数电路模块 的输入端相连;所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。
[0039] 本实用新型在实施例中其运算放大器为共源共栅结构电路模块，具体结构如下： 第一晶体管化的基极与集电极连接并接地，第一晶体管化发射极连接第二电阻R2的第一端、 第五PMOS管MPs的栅极，第二电阻R2的第二端连接第S电阻R3的第二端、第四电阻R4的第一 端，第四电阻R4的第二端连接带隙基准源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS管 MPi的源极与电源Vdd相连。
[0040] 第二晶体管化的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻Ri 的第一端，第一电阻Ri的第二端连接第六?105管1&的栅极、第=电阻化的第一端。
[OOW 第一醒OS管丽1的源极与地相连，第一醒OS管的丽1栅极连接第六PMOS管MPs的漏 极、第管丽3的漏极、第四醒OS管MN4的栅极，第一醒OS管丽1的漏极连接第二PMOS管 MP2的漏极、第二PMOS管MP2的栅极、第一 PMOS管MPi的栅极，第二PMOS管MP2的源极与电源Vdd 相连，第四NMOS管MN4的漏极与源极相连并接地。
[0042] 第二醒OS管丽2的源极与第SNMOS管MN3的源极相连并接地，第二NMOS管MN2的栅极 连接第二醒OS管丽2的漏极、第管丽3的栅极、第五PMOS管MPs的漏极，第五PMOS管MPs 的源极连接第六PMOS管MPs的源极、第SPMOS管MP3的漏极，第SPMOS管MP3的源极连接第四 PMOS管MP4的漏极，第SPMOS管MP3的栅极连接偏置电压Vbiasi，第四PMOS管MP4的源极与电源 Vdd相连，第四PMOS管MP4的栅极连接偏置电压VBIAS2。
[0043] 所述运算放大器电路模块由第二NMOS管NM2、第SNMOS管NM3、第SPMOS管PM3、第 四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6构成，第二NMOS管丽2的源极与第SMTOS管 丽3的源极相连并接地，第二醒OS管丽2的栅极连接第二NMOS管丽2的漏极、第SNMOS管丽3的 栅极、第五PMOS管MPs的漏极，第五PMOS管MPs的源极连接第六PMOS管MPs的源极、第SPMOS管 MP3的漏极，第SPMOS管MP3的源极连接第四PMOS管MP4的漏极，第SPMOS管MP3的栅极连接偏 置电压Vbiasi,第四PMOS管MP4的源极与电源Vdd相连，第四PMOS管MP4的栅极连接偏置电压 VbIAS2 O
[0044] 所述负溫度系数电路模块由第一晶体管化构成，第一晶体管化的基极与集电极连 接并接地，第一晶体管化发射极连接第二电阻R2的第一端，产生与温度系数成反比的电压 值。第一晶体管化基极与发射极电压Vbei具有负溫度系数，常溫下约关
[0045] 所述正溫度系数电路模块由第一晶体管化、第二晶体管化和第一电阻Ri组成，所述 第二晶体管化的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻化的第一端， 第一电阻化的第二端连接运算放大器的负向输入端、第=电阻R3的第一端，其可W产生与溫 度系数成正比的电压值。运是因为第一晶体管化和第二晶体管化发射极和集电极的差值具 有正溫度系数，即
，其中n是第一晶体管化和第二晶体管化的发射极面积之 比，其中n为3。
[0046] 所述计算电路模块由第一晶体管化和第二电阻R2、第S电阻R3和第四电阻R4组成， 所述第一晶体管化的基极与集电极连接并接地，第一晶体管化发射极连接第二电阻R2的第 一端、第五PMOS管MPs的栅极，第二电阻R2的第二端连接第S电阻R3的第二端、第四电阻R4的 第一端，第四电阻R4的第二端连接带隙基准源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS管MPi的源极与电源Vdd相连，它可W将正溫度系数电压与负溫度系数电压求和，从而产 生零溫度系数的电压值。
[0047] 所述补偿电路模块由第四NMOS管MN4组成，第四醒OS管動的漏极与源极相连并接 地，第四NMOS管MN4的栅极与第一 NMOS管的丽1栅极、第SNMOS管的MN3的漏极、第六PMOS管的 MPs漏极相连，它可W保证电路环路的稳定性。
[004引自偏置结构电路模块由第一醒OS管丽1、第一 PMOS管MPi和第二PMOS管MP2组成，第 一 NMOS管M化的源极接地，漏极与MP2的漏极连接再与的栅极并联与MPi的栅极连接，其MP2 的源极与MP4的漏极及Vdd连接;第一 PMOS管MPi的源极与Vdd连接，漏极与第四电阻R4及带隙 基准源的输出端Vbg连接，其可W自动调节偏置电路的工作点，保证电路在正常状态下工作。 从而实现了电源电压为5V的输入电压，并且保持带隙基准电压值恒定为1.23V。
[0049] 在本实用新型的一个实施例中本发明所述的自偏置结构带隙基准源装置，包括五 部分:分别是正溫度系数电路模块、负溫度系数电路模块、补偿电路模块、计算电路模块W 及自偏置结构电路模块。所述的正溫度系数电路模块产生与溫度系数成正比的电压值，其 输出端与计算电路模块的输入端相连;所述的负溫度系数电路模块产生与溫度系数成反比 的电压值，其输出端也与计算电路模块的输入端相连；所述的补偿电路模块与计算电路模 块的输入端相连;所述的计算电路模块用于产生零溫度系数的电压值，其输出端与自偏置 结构电路模块的输入端连接并输出最终的基准电压值;所述的自偏置结构电路模块用于自 动调节偏置电路的工作点，其输出端与负溫度系数电路模块、正溫度系数电路模块的输入 端相连;所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。
[0050] 本实用新型的一个实施例中其运算放大器为共源共栅结构电路模块，具体结构如 下:第一晶体管化的基极与集电极连接并接地，第一晶体管化发射极连接第二电阻R2的第一 端、第五PMOS管MPs的栅极，第二电阻R2的第二端连接第S电阻R3的第二端、第四电阻R4的第 一端，第四电阻R4的第二端连接带隙基准源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS 管MPi的源极与电源Vdd相连。
[0051] 第二晶体管化的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻Ri 的第一端，第一电阻Ri的第二端连接第六?105管1&的栅极、第=电阻化的第一端。
[0化2] 第一醒OS管丽1的源极与地相连，第一醒OS管的丽1栅极连接第六PMOS管MPs的漏 极、第管丽3的漏极、第四醒OS管MN4的栅极，第一醒OS管丽1的漏极连接第二PMOS管 MP2的漏极、第二PMOS管MP2的栅极、第一 PMOS管MPi的栅极，第二PMOS管MP2的源极与电源Vdd 相连，第四NMOS管MN4的漏极与源极相连并接地。
[0化3] 第二醒OS管丽2的源极与第SNMOS管MN3的源极相连并接地，第二NMOS管MN2的栅极 连接第二醒OS管丽2的漏极、第管丽3的栅极、第五PMOS管MPs的漏极，第五PMOS管MPs 的源极连接第六PMOS管MPs的源极、第SPMOS管MP3的漏极，第SPMOS管MP3的源极连接第四 PMOS管MP4的漏极，第SPMOS管MP3的栅极连接偏置电压Vbiasi，第四PMOS管MP4的源极与电源 Vdd相连，第四PMOS管MP4的栅极连接偏置电压VBIAS2。
[0化4] 所述运算放大器电路模块由第二NMOS管NM2、第SNMOS管NM3、第SPMOS管PM3、第 四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6构成，第二NMOS管丽2的源极与第SMTOS管 丽3的源极相连并接地，第二醒OS管丽2的栅极连接第二NMOS管丽2的漏极、第SNMOS管丽3的 栅极、第五PMOS管MPs的漏极，第五PMOS管MPs的源极连接第六PMOS管MPs的源极、第SPMOS管 MP3的漏极，第SPMOS管MP3的源极连接第四PMOS管MP4的漏极，第SPMOS管MP3的栅极连接偏 置电压Vbiasi,第四PMOS管MP4的源极与电源Vdd相连，第四PMOS管MP4的栅极连接偏置电压 VbIAS2 O
[0055] 所述负溫度系数电路模块由第一晶体管化构成，第一晶体管化的基极与集电极连 接并接地，第一晶体管化发射极连接第二电阻R2的第一端，产生与溫度系数成反比的电压 值。第一晶体管化基极与发射极电压Vbei具有负溫度系数，常溫下约为
:
[0056] 所述正溫度系数电路模块由第一晶体管化、第二晶体管化和第一电阻Ri组成，所述 第二晶体管化的基极与集电极连接并接地，第二晶体管化发射极连接第一电阻化的第一端， 第一电阻化的第二端连接运算放大器的负向输入端、第=电阻R3的第一端，其可W产生与溫 度系数成正比的电压值。运是因为第一晶体管化和第二晶体管化发射极和集电极的差值具
有正溫度系数，目[ ，其中n是第一晶体管化和第二晶体管化的发射极面积之 比，其中n为4。
[0057] 所述计算电路模块由第一晶体管化和第二电阻R2、第S电阻R3和第四电阻R4组成， 所述第一晶体管化的基极与集电极连接并接地，第一晶体管化发射极连接第二电阻R2的第 一端、第五PMOS管MPs的栅极，第二电阻R2的第二端连接第S电阻R3的第二端、第四电阻R4的 第一端，第四电阻R4的第二端连接带隙基准源的输出端Vbg、第一 PMOS管MPi的漏极，第一 PMOS管MPi的源极与电源Vdd相连，它可W将正溫度系数电压与负溫度系数电压求和，从而产 生零溫度系数的电压值。
[0058] 所述补偿电路模块由第四NMOS管MN4组成，第四醒OS管動的漏极与源极相连并接 地，第四NMOS管MN4的栅极与第一 NMOS管的丽1栅极、第SNMOS管的MN3的漏极、第六PMOS管的 MPs漏极相连，它可W保证电路环路的稳定性。
[0059] 自偏置结构电路模块由第一醒OS管丽1、第一 PMOS管MPi和第二PMOS管MP2组成，第 一 NMOS管M化的源极接地，漏极与MP2的漏极连接再与的栅极并联与MPi的栅极连接，其MP2 的源极与MP4的漏极及Vdd连接;第一 PMOS管MPi的源极与Vdd连接，漏极与第四电阻R4及带隙 基准源的输出端Vbg连接，其可W自动调节偏置电路的工作点，保证电路在正常状态下工作。 从而实现了电源电压为IOV的输入电压，并且保持带隙基准电压值恒定为1.23V。
[0060] 所述的自偏置结构带隙基准源装置的工作原理利用第一晶体管化的基极与集电 极相连产生的电压Vbei的负溫度系数和第一晶体管化与第二晶体管化差值AVbe的正溫度系 数，产生一个具有零溫度系数的基准电压Vbg。正溫度系数电流Iptat是通过第一电阻Ri,第一 晶体管化和第二晶体管化实现，具体表示为：
[0061]
[00创由此可知，产生的PTAT电流为：IPTAT = VTlnn/Ri，式中VT = kT/q，n是第一晶体管化和 第二晶体管化的发射极面积之比。另外，第二电阻R2和第=电阻R3分别位于两条电流支路， 作用是使第一晶体管化和第二晶体管化的集电极与发射极之间的电压Vce相等，从而保证 PTAT电流不受厄尔利电压的影响，确保基准电压获得较高精度和良好的溫度特性。根据W 上分析可得，带隙基准电压为：
[0063]
[0064] 自偏置结构中流过第一PMOS管MPi的电流值是由上述的PTAT电流来确定的，该电 流通过自偏置结构的自身偏置作用，获得与电源电压无关的基准电压，运就使得电源电压 有很宽的输入范围。本发明所呈现的自偏置结构带隙基准源，在不增加电路复杂性的前提 下，实现了电源电压为1.6V-10V的宽输入电压范围，并且保持带隙基准电压值恒定为 1.23V，极大地提高了电路的稳定性能。
【主权项】
1. 一种自偏置结构带隙基准源装置，包括正温度系数电路模块、负温度系数电路模块、 计算电路模块，自偏置结构电路模块以及补偿电路模块，其特征在于:正温度系数电路模块 其输出端与计算电路模块的输入端相连;负温度系数电路模块其输出端与计算电路模块的 另一个输入端相连;计算电路模块其输出端与自偏置结构电路模块的输入端连接；自偏置 结构电路模块输出端与正温度系数电路模块与负温度系数电路模块的输入端连接;所述的 补偿电路模块与计算电路模块相连。2. 根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于:所述自偏置结构带 隙基准源装置还包括一个运算放大器电路模块。3. 根据权利要求2所述的自偏置结构带隙基准源装置，其特征在于:所述的自偏置结构 带隙基准源装置结构是第一晶体管Q:的基极与集电极连接并接地，第一晶体管&发射极连 接第二电阻R 2的第一端、第五PMOS管MP5的栅极，第二电阻办的第二端连接第三电阻R3的第 二端、第四电阻R4的第一端，第四电阻R4的第二端连接带隙基准源的输出端V BC、第一 PMOS管 MP^漏极，第一 PMOS管MPi的源极与电源VDD相连;第二晶体管Q2的基极与集电极连接并接 地，第二晶体管Q 2发射极连接第一电阻心的第一端，第一电阻心的第二端连接第六PMOS管 MP6的栅极、第三电阻R3的第一端;第一 NMOS管丽!的源极与地相连，第一 NMOS管的丽!栅极连 接第六PMOS管MP6的漏极、第三NMOS管丽3的漏极、第四匪0S管MN4的栅极，第一匪0S管丽!的 漏极连接第二PMOS管MP 2的漏极、第二PMOS管MP2的栅极、第一 PMOS管MP!的栅极，第二PMOS管 MP2的源极与电源VDD相连，第四匪0S管MN4的漏极与源极相连并接地;第二NMOS管勵的源极 与第三NMOS管MN 3的源极相连并接地，第二NMOS管MN2的栅极连接第二NMOS管丽2的漏极、第 三匪0S管MN 3的栅极、第五PMOS管MP5的漏极，第五PMOS管MP5的源极连接第六PMOS管MP 6的源 极、第三PMOS管MP3的漏极，第三PMOS管MP3的源极连接第四PMOS管MP4的漏极，第三PMOS管 MP3的栅极连接偏置电压VBIAS1，第四PMOS管MP4的源极与电源VDD相连，第四PMOS管MP4的栅极 连接偏置电压VBIAS2。4. 根据权利要求2所述的自偏置结构带隙基准源装置，其特征在于:所述运算放大器电 路模块第二NMOS管MN2的源极与第三NMOS管MN 3的源极相连并接地，第二NMOS管Mfc的栅极连 接第二匪0S管MN2的漏极、第三NMOS管MN 3的栅极、第五PMOS管MP^漏极，第五PMOS管MP5的 源极连接第六PMOS管MP 6的源极、第三PMOS管MP3的漏极，第三PMOS管MP3的源极连接第四 PMOS管MP4的漏极，第三PMOS管MP3的栅极连接偏置电压VBIAS1，第四PMOS管MP4的源极与电源 Vdd相连，第四PMOS管MP4的栅极连接偏置电压VBIAS2。5. 根据权利要求2所述的自偏置结构带隙基准源装置，其特征在于:所述运算放大器电 路模块采用PMOS管差分双端输入，单端输出结构。6. 根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于:所述负温度系数电 路模块由第一晶体管&构成，第一晶体管&的基极与集电极连接并接地，第一晶体管&发射 极连接第二电阻R 2的第一端。7. 根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于:所述正温度系数电 路模块由第一晶体管&、第二晶体管Q 2和第一电阻R:组成，所述第二晶体管Q2的基极与集电 极连接并接地，第二晶体管Q2发射极连接第一电阻办的第一端，第一电阻心的第二端连接运 算放大器的负向输入端、第三电阻R3的第一端。8. 根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于:所述计算电路模块 由第一晶体管Qi和第二电阻R2、第三电阻R3和第四电阻R4组成，所述第一晶体管&的基极与 集电极连接并接地，第一晶体管Qi发射极连接第二电阻R2的第一端、第五PMOS管1^5的栅极， 第二电阻办的第二端连接第三电阻R 3的第二端、第四电阻R4的第一端，第四电阻R4的第二端 连接带隙基准源的输出端Vbc、第一 PMOS管MPi的漏极，第一 PMOS管MPi的源极与电源VDD相连。9. 根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于:所述自偏置结构电 路模块由一个匪0S管、两个PMOS管组成，自偏置结构电路模块由第一 NMOS管丽!、第一 PMOS 管MP!和第二PMOS管MP2组成，第一 NMOS管MN!的源极接地，漏极与MP^漏极连接再与1^2的栅 极并联与MPi的栅极连接，其MP 2的源极与MP4的漏极及VDD连接;第一 PMOS管源极与VDD连 接，漏极与第四电阻R4及带隙基准源的输出端VBC连接。10. 根据权利要求1所述的自偏置结构带隙基准源装置，其特征在于:所述补偿电路模 块由第四匪OS管MN4组成，第四NMOS管MN4的漏极与源极相连并接地，第四匪OS管MN4的栅极 与第一 NMOS管的丽!栅极、第三NMOS管的MN3的漏极、第六PMOS管的MP6漏极相连。
【文档编号】G05F1/565GK205721472SQ201620619205
【公开日】2016年11月23日
【申请日】2016年6月21日
【发明人】方建平, 奚源
【申请人】西安电子科技大学