一种基准电路的制作方法
【专利摘要】本发明公开了一种基准电路，包括：电流控制模块、电压控制模块和电压调整模块；其中，电流控制模块分别向电压控制模块的第一端和第二端以及电压调整模块的第一端输出比值为1：1：n的电流，电压控制模块的第一端和第二端在接收到电流控制模块输出的相等的电流时可以使电压调整模块的第二端的电压等于电压调整模块的第三端的电压，电压调整模块在第二端的电压等于第三端的电压时可以调整基准电路的输出端输出的电压使其与温度无关，这样，基准电路可以为集成电路提供基本不受温度影响的电压，从而可以优化整个集成电路的性能。
【专利说明】
-种基准电路
技术领域
[0001] 本发明设及集成电路技术领域，尤其设及一种基准电路。
【背景技术】
[0002] 在现有的集成电路中，电源电压容易受到外界环境的溫度的影响。电源电压随外 界环境的溫度的改变而变化，会直接或间接地影响整个集成电路的性能。
[0003] 因此，如何为集成电路提供基本不受外界环境的溫度的影响的电压，是本领域技 术人员亟需解决的技术问题。
【发明内容】
[0004] 有鉴于此，本发明实施例提供了一种基准电路，用W为集成电路提供基本不受外 界环境的溫度的影响的电压。
[0005] 因此，本发明实施例提供了一种基准电路，包括：电流控制模块、电压控制模块和 电压调整模块;其中，
[0006] 所述电流控制模块的第一端与第一电平信号端相连，第二端与所述电压控制模块 的第一端相连，第=端与所述电压控制模块的第二端相连，第四端分别与所述电压调整模 块的第一端和所述基准电路的输出端相连，用于分别向所述电压控制模块的第一端和第二 端W及所述电压调整模块的第一端输出比值为1:1 :n的电流;其中，n为正数；
[0007] 所述电压控制模块的第=端与所述电压调整模块的第二端相连，第四端与所述电 压调整模块的第=端相连，用于分别向所述电压调整模块的第二端和第=端输出相等的电 压；
[000引所述电压调整模块的第四端接地，用于调整所述输出端输出的电压，使所述输出 端输出的电压与溫度无关。
[0009] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述电压调 整模块，具体包括:第一=极管、第二=极管、第一电阻、第二电阻和第=电阻;其中，
[0010] 所述第一电阻的一端和所述第二电阻的一端分别与第一节点相连，所述第一电阻 的另一端与所述第一=极管的发射极相连，所述第二电阻的另一端接地；
[0011] 所述第=电阻的一端分别与所述电流控制模块的第四端和所述输出端相连，另一 端接地；
[0012] 所述第一=极管的基极和集电极W及所述第二=极管的基极和集电极分别接地， 所述第二=极管的发射极与所述电压控制模块的第四端相连。
[0013] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述电压调 整模块，还包括:第四电阻；
[0014] 所述第四电阻的一端与第二节点相连，另一端接地。
[0015] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述第二电 阻的电阻值等于所述第四电阻的电阻值。
[0016] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述电压控 制模块，具体包括:第一晶体管和第二晶体管;其中，
[0017] 所述第一晶体管的栅极分别与所述第二晶体管的栅极和漏极相连，所述第一晶体 管的源极与所述第一节点相连，所述第一晶体管的漏极与所述电流调整模块的第二端相 连；
[0018] 所述第二晶体管的源极与所述第二节点相连。
[0019] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述第一晶 体管和所述第二晶体管均为N型晶体管。
[0020] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述电流控 制模块，具体包括:第=晶体管、第四晶体管和第五晶体管;其中，
[0021] 所述第=晶体管的栅极和漏极、所述第四晶体管的栅极W及所述第五晶体管的栅 极分别与所述第一晶体管的漏极相连，所述第=晶体管的源极、所述第四晶体管的源极和 所述第五晶体管的源极分别与所述第一电平信号端相连；
[0022] 所述第四晶体管的漏极分别与所述第二晶体管的栅极和漏极W及所述第一晶体 管的栅极相连；
[0023] 所述第五晶体管的漏极与所述输出端相连。
[0024] 在一种可能的实现方式中，在本发明实施例提供的上述基准电路中，所述第=晶 体管、所述第四晶体管和所述第五晶体管均为P型晶体管。
[0025] 本发明实施例提供的上述基准电路，包括:电流控制模块、电压控制模块和电压调 整模块;其中，电流控制模块分别向电压控制模块的第一端和第二端W及电压调整模块的 第一端输出比值为1:1 :n的电流，电压控制模块的第一端和第二端在接收到电流控制模块 输出的相等的电流时可W使电压调整模块的第二端的电压等于电压调整模块的第=端的 电压，电压调整模块在第二端的电压等于第=端的电压时可W调整基准电路的输出端输出 的电压使其与溫度无关，运样，基准电路可W为集成电路提供基本不受溫度影响的电压，从 而可W优化整个集成电路的性能。
【附图说明】
[0026] 图1为本发明实施例提供的基准电路的结构示意图；
[0027] 图2为本发明实施例提供的基准电路的具体结构示意图之一；
[0028] 图3为本发明实施例提供的基准电路的具体结构示意图之二。
【具体实施方式】
[0029] 下面结合附图，对本发明实施例提供的基准电路的【具体实施方式】进行详细地说 明。
[0030] 本发明实施例提供的一种基准电路，如图1所示，包括：电流控制模块1、电压控制 模块2和电压调整模块3;其中，
[0031] 电流控制模块1的第一端Ia与第一电平信号端Refl相连，第二端Ib与电压控制模 块2的第一端2a相连，第=端Ic与电压控制模块2的第二端化相连，第四端Id分别与电压调 整模块3的第一端3a和基准电路的输出端Ou化Ut相连，用于分别向电压控制模块2的第一端 2a和第二端化W及电压调整模块3的第一端3a输出比值为1:1 :n的电流;其中，n为正数；
[0032] 电压控制模块2的第=端2c与电压调整模块3的第二端3b相连，第四端2d与电压调 整模块3的第=端3c相连，用于分别向电压调整模块3的第二端3b和第=端3c输出相等的电 压；
[0033] 电压调整模块3的第四端3d接地，用于调整输出端Output输出的电压，使输出端 Ou化Ut输出的电压与溫度无关。
[0034] 本发明实施例提供的上述基准电路，电流控制模块分别向电压控制模块的第一端 和第二端输出相等的电流，电压控制模块的第一端和第二端在接收到电流控制模块输出的 相等的电流时可W使电压调整模块的第二端的电压等于电压调整模块的第=端的电压，电 压调整模块在第二端的电压等于第=端的电压时可W调整基准电路的输出端输出的电压 使其与溫度无关，运样，基准电路可W为集成电路提供基本不受溫度影响的电压，从而可W 优化整个集成电路的性能。
[0035] 在具体实施时，在本发明实施例提供的上述基准电路中，第一电平信号端Refl的 电压一般为正电压。
[0036] 在具体实施时，在本发明实施例提供的上述基准电路中，如图2所示，电压调整模 块3，具体可W包括:第一=极管Ql、第二=极管Q2、第一电阻Rl、第二电阻R2和第=电阻R3; 其中，第一电阻Rl的一端和第二电阻R2的一端分别与第一节点A相连，第一电阻R2的另一端 与第一 S极管Ql的发射极相连，第二电阻R2的另一端接地;第S电阻R3的一端分别与电流 控制模块1的第四端Id和输出端Ou化Ut相连，另一端接地;第一=极管Ql的基极和集电极W 及第二=极管Q2的基极和集电极分别接地，第二=极管Q2的发射极与电压控制模块2的第 四端2d相连。
[0037] 本发明实施例提供的基准电路中的电压调整模块3具体采用上述第一=极管Q1、 第二=极管Q2、第一电阻RU第二电阻R2和第=电阻R3作为具体结构时的工作原理为:第一 电阻Rl与第一=极管Ql串联后和第二=极管Q2并联，第一电阻Rl两端的电压Vri为第二=极 管Q2的基极-发射极结电压化62与第一=极管Ql的基极-发射极结电压Vbei之差，即Vri =化62- 化el;由于S极管满足公式Ic=IsXeXp[Vbe/Vt]，其中，Ic为集电极电流，Is为饱和电流，Vbe为 基极-发射极结电压，Vt为热电压，Vt = kT/q，k为波耳兹曼常数，k= 1.38 X 10-23J/K，T为热 力学溫度，即绝对溫度，常溫下.T = 3(K)K,n为由子的由補畳,0 = 1 .6 X 10-1 9C，因此，可W推 导出，第一电阻Rl两端的电压
假设第二=极 管Q2的发射极的面积是第一=极管Ql的发射极的面积的N倍，则第二=极管Q2的饱和电流
Is2是第一S极管Ql的饱和电流Isi的^，则上式可W简化为 由此可知，第一 N 电阻Rl上的电流为
；第二电阻R2与第二S极管Q2并联，第二电阻R2两 端的电压Vr2等于第二S极管Q2的基极-发射极结电压Vbe2,第二电阻R2上的电流为
，电流控制模块1向电压控制模块2的第一端2a输出的电流为第一电阻Rl上 的电流与第二电阻R2上的电流之和，即
，由于电流控制模块1分别向电压 控制模块2的第一端2a和第二端化W及电压调整模块3的第一端3a输出的电流的比值为1: 1: n，因此，电流控制模块1向电压调整模块3的第一端3a输出的电流即第=电阻R3上的电流 为'
，由此可知，第S电阻R3两端的电压即基准电路的输出端Ou化Ut输出 的电压为
，其中，Vt与溫度呈正相关，Vbe2与溫度呈负相关，因 此，通过设计第一电阻RU第二电阻R2和第S电阻R3的电阻值即可使基准电路的输出端 Ou化Ut输出的电压基本不受溫度的影响;并且，通过计算和仿真得出，基准电路的输出端输 出的电压可W控制在0.6V左右，因此，本发明实施例提供的上述基准电路还可W实现低电 压输出。
[0038] 在具体实施时，在本发明实施例提供的上述基准电路中，如图3所示，电压调整模 块3,还可W包括:第四电阻R4;第四电阻R4的一端与第二节点B相连，另一端接地;运样，可 W通过设计第一电阻R1、第二电阻R2、第S电阻R3和第四电阻R4的电阻值使基准电路的输 出端Ou化Ut输出的电压基本不受溫度的影响。
[0039] 较佳地，在本发明实施例提供的上述基准电路中，在设计第一电阻RU第二电阻 R2、第S电阻R3和第四电阻R4的电阻值使基准电路的输出端Ou化Ut输出的电压基本不受溫 度的影响时，可W保持第二电阻R2的电阻值等于第四电阻的电阻值R4,运样，可W保证第二 电阻R2上的电流等于第四电阻上的电流，从而可W保证第一=极管Ql的集电极电流等于第 二S极管Q2的集电极电流，即Ici = Ic2,运样，可W将基准电路的输出端Ou化Ut输出的电压 简化）
，从而可W简化计算和仿真的过程。
[0040] 需要说明的是，在本发明实施例提供的上述基准电路中，第一电阻RU第二电阻 R2、第S电阻R3和第四电阻R4可W采用阻值固定的电阻，通过合理设计第一电阻RU第二电 阻R2、第S电阻R3和第四电阻R4的阻值，使本发明实施例提供的上述基准电路的输出端 Ou化Ut输出的电压基本不受溫度的影响；或者，第一电阻Rl、第二电阻R2、第S电阻R3和第 四电阻R4也可W采用阻值可调的电阻，例如，可变电阻器，通过合理调整第一电阻RU第二 电阻R2、第S电阻R3和第四电阻R4的阻值，使本发明实施例提供的上述基准电路的输出端 Ou化Ut输出的电压基本不受溫度的影响;在此不做限定。
[0041] 在具体实施时，在本发明实施例提供的上述基准电路中，如图3所示，电压控制模 块2,具体可W包括:第一晶体管Tl和第二晶体管T2;其中，第一晶体管Tl的栅极分别与第二 晶体管T2的栅极和漏极相连，第一晶体管Tl的源极与第一节点A相连，第一晶体管Tl的漏极 与电流调整模块1的第二端化相连;第二晶体管T2的源极与第二节点B相连。
[0042] 本发明实施例提供的基准电路中的电压控制模块2具体采用上述第一晶体管Tl和 第二晶体管T2作为具体结构时的工作原理为：电流控制模块1分别向电压控制模块2的第一 端2a和第二端2b输出相等的电流，即电流控制模块1分别向第一晶体管Tl的漏极和第二晶 体管T2的漏极输出相等的电流，即第一晶体管Tl工作在饱和区的电流等于第二晶体管T2工 作在饱和区的电流;晶体管工作在饱和区的电流满足公式
，其中，Wn 为电子的迁移速率，Cdx为单位面积的有源层的电容是沟道的宽长比，Vgs是栅极与源极 之间的电压，Vth为阔值电压；因此，第一晶体管Tl的栅极与源极之间的电压Vgsl等于第一晶 体管Tl的栅极与源极之间的电压Vgs2,从而可W使第一节点A的电压等于第二节点B的电压， 即电压调整模块3的第二端3b的电压等于电压调整模块3的第=端3c的电压。本发明实施例 提供的上述基准电路中的电压控制模块2采用上述错位电路的结构，仅利用两个晶体管即 可实现向电压调整模块3的第二端3b和第=端3c输出相等的电压，运样，可W简化基准电路 的结构，降低基准电路的功耗，从而可W实现低电压输入，将第一电平信号端Refl的电压控 制在1.8V左右。
[0043] 在具体实施时，在本发明实施例提供的上述基准电路中，如图2和图3所示，第一晶 体管Tl和第二晶体管T2可W均为N型晶体管。
[0044] 在具体实施时，在本发明实施例提供的上述基准电路中，如图2和图3所示，电流控 制模块1，具体可W包括:第S晶体管T3、第四晶体管T4和第五晶体管T5;其中，第S晶体管 T3的栅极和漏极、第四晶体管T4的栅极W及第五晶体管T5的栅极分别与第一晶体管Tl的漏 极相连，第S晶体管T3的源极、第四晶体管T4的源极和第五晶体管T5的源极分别与第一电 平信号端Refl相连;第四晶体管T4的漏极分别与第二晶体管T2的栅极和漏极W及第一晶体 管Tl的栅极相连;第五晶体管巧的漏极与输出端Ou化Ut相连。
[0045] 本发明实施例提供的基准电路中的电流控制模块1具体采用上述第=晶体管T3、 第四晶体管T4和第五晶体管T5作为具体结构时的工作原理为:采用镜像电路的结构，在第 =晶体管T3和第四晶体管T4的宽长比相等，且第=晶体管T3与第五晶体管巧的宽长比为1: n时，可W向电压控制模块2的第一端2a和第二端2bW及电压调整模块3的第一端3a输出比 值为1:1 :n的电流。
[0046] 在具体实施时，在本发明实施例提供的上述基准电路中，如图2和图3所示，第=晶 体管T3、第四晶体管T4和第五晶体管巧可W均为P型晶体管。
[0047] 需要说明的是，本发明实施例提供的上述基准电路中提到的晶体管可W是金属氧 化物半导体场效应管(M0S，Me1:al Oxide Semiconductor),在此不做限定。
[004引本发明实施例提供的一种基准电路，包括:电流控制模块、电压控制模块和电压调 整模块;其中，电流控制模块分别向电压控制模块的第一端和第二端W及电压调整模块的 第一端输出比值为1:1 :n的电流，电压控制模块的第一端和第二端在接收到电流控制模块 输出的相等的电流时可W使电压调整模块的第二端的电压等于电压调整模块的第=端的 电压，电压调整模块在第二端的电压等于第=端的电压时可W调整基准电路的输出端输出 的电压使其与溫度无关，运样，基准电路可W为集成电路提供基本不受溫度影响的电压，从 而可W优化整个集成电路的性能。
[0049]显然，本领域的技术人员可W对本发明进行各种改动和变型而不脱离本发明的精 神和范围。运样，倘若本发明的运些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含运些改动和变型在内。
【主权项】
1. 一种基准电路，其特征在于，包括：电流控制模块、电压控制模块和电压调整模块;其 中， 所述电流控制模块的第一端与第一电平信号端相连，第二端与所述电压控制模块的第 一端相连，第三端与所述电压控制模块的第二端相连，第四端分别与所述电压调整模块的 第一端和所述基准电路的输出端相连，用于分别向所述电压控制模块的第一端和第二端以 及所述电压调整模块的第一端输出比值为I: I :n的电流;其中，η为正数； 所述电压控制模块的第三端与所述电压调整模块的第二端相连，第四端与所述电压调 整模块的第三端相连，用于分别向所述电压调整模块的第二端和第三端输出相等的电压； 所述电压调整模块的第四端接地，用于调整所述输出端输出的电压，使所述输出端输 出的电压与温度无关。2. 如权利要求1所述的基准电路，其特征在于，所述电压调整模块，具体包括:第一三极 管、第二三极管、第一电阻、第二电阻和第三电阻;其中， 所述第一电阻的一端和所述第二电阻的一端分别与第一节点相连，所述第一电阻的另 一端与所述第一三极管的发射极相连，所述第二电阻的另一端接地； 所述第三电阻的一端分别与所述电流控制模块的第四端和所述输出端相连，另一端接 地； 所述第一三极管的基极和集电极以及所述第二三极管的基极和集电极分别接地，所述 第二三极管的发射极与所述电压控制模块的第四端相连。3. 如权利要求2所述的基准电路，其特征在于，所述电压调整模块，还包括:第四电阻； 所述第四电阻的一端与第二节点相连，另一端接地。4. 如权利要求3所述的基准电路，其特征在于，所述第二电阻的电阻值等于所述第四电 阻的电阻值。5. 如权利要求3所述的基准电路，其特征在于，所述电压控制模块，具体包括:第一晶体 管和第二晶体管;其中， 所述第一晶体管的栅极分别与所述第二晶体管的栅极和漏极相连，所述第一晶体管的 源极与所述第一节点相连，所述第一晶体管的漏极与所述电流调整模块的第二端相连； 所述第二晶体管的源极与所述第二节点相连。6. 如权利要求5所述的基准电路，其特征在于，所述第一晶体管和所述第二晶体管均为 N型晶体管。7. 如权利要求5所述的基准电路，其特征在于，所述电流控制模块，具体包括:第三晶体 管、第四晶体管和第五晶体管;其中， 所述第三晶体管的栅极和漏极、所述第四晶体管的栅极以及所述第五晶体管的栅极分 别与所述第一晶体管的漏极相连，所述第三晶体管的源极、所述第四晶体管的源极和所述 第五晶体管的源极分别与所述第一电平信号端相连； 所述第四晶体管的漏极分别与所述第二晶体管的栅极和漏极以及所述第一晶体管的 栅极相连； 所述第五晶体管的漏极与所述输出端相连。8. 如权利要求7所述的基准电路，其特征在于，所述第三晶体管、所述第四晶体管和所 述第五晶体管均为P型晶体管。
【文档编号】G05F1/565GK105955388SQ201610363419
【公开日】2016年9月21日
【申请日】2016年5月26日
【发明人】王糖祥
【申请人】京东方科技集团股份有限公司