一种提高电源电压抑制比的基准电压源结构的制作方法
【专利摘要】本发明公开了一种提高电源电压抑制比的基准电压源结构，包括启动电路和基准电压源产生电路；所述启动电路包括2个PMOS管和3个NMOS管，所述基准电压源产生电路包括误差放大器AMP1、5个PMOS管、6个电阻和5个pnp三极管，所述误差放大器AMP1包括传统的折叠共源共栅放大器和一反馈支路，所述反馈支路使误差放大器输出电压VOUT跟随电源电压VDD变化，从而实现误差放大器AMP1电源抑制比为1；通过对输出基准电压进行高阶温度补偿，可达到极小温度系数；在?40℃?125℃温度范围内，输出基准电压温度系数约为2.56ppm/℃，低频电源电压抑制比PSRR约为?88dB。本发明提出的方法电路实现复杂度低，具有很高的实际应用价值。
【专利说明】
-种提高电源电压抑制比的基准电压源结构
技术领域
[0001] 本发明设及模拟集成电路领域，特别设及一种可用于射频、数字模拟混合信号电 路中，产生低溫度系数和高电源电压抑制比的基准电压源。
【背景技术】
[0002] 基准电压源作为模拟集成电路的基础结构，广泛应用于模数转换器ADC，数模转换 器DAC，传感器信号读出电路，射频电路等众多电路中。随着技术日益发展，电路精度要求越 来越高，相应的对于基准电压源的要求也随之提高，其中，基准电压源的电源电压抑制比和 溫度漂移系数作为关键的性能指标，已经成为业界对基准电压源的研究热点。
[000引传统的基准电压源结构如图4所示，采用一阶溫度补偿的方式，由PMOS管M27、M28、M29， 误差放大器AMP2，电阻R7、R8、R9、RlO，立极管Q6、Q7，W及电源VDD2、接地线VS2S和基准电压输出 点VREF2连接成基准电压源。输出基准电压表达式夫
其中VBE6中含有高阶非线性项，可W写作VBE6(T) = a日+alXT+a2XT2+…+anXTn，AVBE是一阶 kT 溫度项，可W写作^inN I因此，运种传统结构只能对溫度系数进行一阶补偿，很难在汽车 工业级-40°C-125°C溫度范围内达到lOppm/rW下的溫度系数，并且其电源电压抑制比也 不够理想。不能满足高精度应用需求。
【发明内容】
[0004] 针对现有技术中存在的不足，本发明提供一种提高电源电压抑制比的基准电压源 结构，可W解决传统基准电压源溫度系数和电源电压抑制比不能满足高精度应用需求的问 题。通过对输出基准电压进行高阶溫度补偿，可达到极小溫度系数;通过加入反馈回路改进 误差放大器，提高电源电压抑制比。在-40°C-125°C溫度范围内，输出基准电压溫度系数约 为2.56ppm/°C，低频电源电压抑制比PSRR约为-88地。本发明基准电压源结构，其电路实现 复杂度低，具有很高的实际应用价值。
[0005] 为了解决上述技术问题，本发明提出的一种提高电源电压抑制比的基准电压源结 构，包括误差放大器AMP1、基准电压源产生电路和启动电路;所述启动电路包括2个PMOS管 和3个醒OS管，2个PMOS管包括PMOS管M22和PMOS管M23，3个醒OS管包括醒OS管M24、醒OS管 M25和醒OS管M26;所述基准电压源产生电路包括误差放大器AMPl、5个PMOS管、6个电阻和5 个P吨S极管，其中，5个PMOS驱动管分别记作PMOS管M17、PM0S管M18、PM0S管M19、PM0S管M20 和PMOS管M21; 6个电阻分别记作电阻Rl、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，其中，电 阻R2和电阻R3是不同溫度系数的电阻；5个P吨S极管分别记作S极管QUS极管Q2、S极管 Q3、=极管Q4和=极管Q5;所述误差放大器AMPl包括折叠共源共栅放大器和反馈支路，所述 折叠共源共栅放大器包括11个MOS管，分别为PMOS管11、？105管12、？105管13、？105管19、 PMOS 管 MlO、PMOS 管 Ml UPMOS 管 Ml 2、NMOS 管 Ml 3、NMOS 管 Ml 4、NMOS 管 Ml 5 和 NMOS 管 Ml 6;所述反 馈支路包括5个MOS管，分别为PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7和NMOS管M8;其中， 所述反馈支路用于实现误差放大器AMPl输出电压VOUT跟随误差放大器AMPl电源电压VDD变 化，从而实现误差放大器AMPl电源抑制比为1;上述各器件之间的连接关系如下：
[0006] PMOS管M22的栅极和5个PMOS管M17-M21的栅极共同连接到误差放大器AMPl输出端 于节点VBP;所述NMOS管M26的漏极也连接到该节点VBP;误差放大器AMPl负输入端连接到S 极管Q2的发射极和PMOS管M18的漏极于节点VA，误差放大器AMPl正输入端连接到电阻R2的 一端和PMOS管Ml9的漏极于节点VB; PMOS管M21漏极连接到电阻R5的一端于输出点VREF，电 阻R5另一端连接到电阻R4-端，电阻R4另一端连接到S极管Q5的发射极，S极管Q5的集电 极和基极连接到地线VSS;
[0007] 所述反馈支路部分PMOS管M4的栅极连接到折叠共源共栅放大器负输入端VIN-， PMOS管M4源极连接到PMOS管Ml的漏极，PMOS管M4的漏极连接到NMOS管M6的漏极，；PMOS管M5 的栅链接到折叠共源共栅放大器正输入端VIN+，PM0S管M5的源极连接到PMOS管Ml的漏极， PMOS管M5的漏极连接到醒OS管M6的漏极;醒OS管M6的栅极连接到折叠共源共栅放大器的 NMOS管M15和NMOS管M16的栅极于节点VBN2，NM0S管M6的源极连接到地线VSS;NM0S管M8的栅 极连接到折叠共源共栅放大器的醒OS管M13和醒OS管M13M14的栅极于节点VBNl，醒OS管M8 的源极连接到NMOS管M6的漏极，NMOS管M8的漏极连接到PMOS管M7的漏极和PMOS管Ml的栅极 于节点VX;PM0S管M7的栅极连接到偏置电压VBP3，PM0S管M7源极连接到电源线VDD。
[0008] 进一步讲，本发明提高电源电压抑制比的基准电压源结构，其中，
[0009] 电阻R2溫度系数为曰，电阻R2阻值为R2 = Ra(l+aT) (1)
[0010]其中Ra为电阻R2在溫度为OK时的电阻，T为绝对溫度值；
[0011] 电阻R3溫度系数为b，电阻R3阻值为R3=化（1+机）(2)
[001 ^ 其中Rb为电阻R3在溫度为OK时的电阻，T为绝对溫度值；
[OOU] 电阻R5和电阻R2是同一种电阻，电阻R5阻值为R5 = aR2 = aRa(l+aT) (3)
[0014] 其中a为电阻R5和电阻R2阻值的比值；
[0015] 电阻R6和电阻R3是同一种电阻，电阻R6阻值为R6 =邸3 =邸b(l+bT) (4)
[0016] 其中0为电阻R6和电阻R3阻值的比值；
[0017] PMOS管M18和PMOS管M19的宽长比为M: 1，S极管Q2和S极管Q3尺寸比为1 :N，流过 S极管Q3的电流为流过S极管Q2的电流的M ? N倍，节点VB和节点VA之间电压差的表达式如 下：
[001引
（5)
[0019] 其中，k为玻尔兹曼常数，T为绝对溫度，q为电子电荷量;VBE2为S极管Q2基极发射 极电压，VBE3为=极管Q3基极发射极电压；
[0020] 基准电压源输出基准电压VREF的表达式如下：
[0021] VREF = VBE5+(R5+R6) AVBE/(R化R3) (6)
[0022] 联立上述式(1)、式(2)、式(3)、式(4)、式(5)和式(6)得到输出电压表达式如下：
[0023]
[0024] 其中，VBE5含有溫度T的高阶非线性项，泰勒展开式之后写成：
[0025] VBE5(T)=日〇+日1 X T+a2 X t2+. . .+Qn X r
[0026] 其中日日、日1、日2、日。分别为￥865对应的0阶，1阶，2阶，11阶溫度系数;从而实现对输出 电压VREF进行3阶溫度补偿。
[0027] 与现有技术相比，本发明的有益效果是：
[0028] 1、通过在误差放大器内部增加一路反馈支路来实现误差放大器输出电压跟随输 出电压变化的效果，显著提高了输出基准电压的电源电压抑制比。
[0029] 2、通过使用两种不同溫度系数的电阻和=极管，在传统结构基础上稍加变化即可 实现对溫度系数的高阶补偿。
[0030] 3、本发明只需通过简单的电路结构改变即可实现，没有增加电路复杂度，没有增 加额外功耗和面积开销，具有很高实用价值。
【附图说明】
[0031 ]图1是传统折叠共源共栅运算放大器原理图；
[0032] 图2是本发明中误差放大器原理图；
[0033] 图3是本发明一种提高电源电压抑制比的基准电压源结构图；
[0034] 图4是传统基准电压源原理图；
[0035] 图5是本发明基准输出电压随溫度变化曲线；
[0036] 图6是本发明电源电压抑制比随频率变化曲线。
【具体实施方式】
[0037] 下面结合【具体实施方式】对本发明作进一步详细地描述。
[0038] 本发明提出了一种提高电源电压抑制比的基准电压源结构，如图3所示，该基准电 压源结构包括启动电路和基准电压源产生电路。
[0039] 如图3所示，所述启动电路包括2个PMOS管和3个NMOS管，2个PMOS管包括PMOS管M22 和 PMOS 管 M23，3 个NMOS 管包括NMOS 管 M24、NMOS 管 M25 和 NMOS 管 M26。
[0040] 如图3所示，所述基准电压源产生电路包括误差放大器AMPl、5个PMOS管、6个电阻 和5个pnpS极管，其中，5个PMOS驱动管分别记作PMOS管M17、PMOS管Ml 8、PMOS管Ml 9、PMOS管 M20和PMOS管M21;6个电阻分别记作电阻RU电阻R2、电阻R3、电阻R4、电阻R5和电阻R6,其 中，电阻R2和电阻R3是不同溫度系数的电阻；5个P叩S极管分别记作S极管QUS极管Q2、 =极管Q3、=极管Q4和=极管Q5。
[0041] 如图2所示，所述误差放大器AMPl包括折叠共源共栅放大器和反馈支路，所述折叠 共源共栅放大器包括11个MOS管，分别为PMOS管Ml、PMOS管M2、PMOS管M3、PMOS管M9、PMOS管 M10、PM0S管111、？]\?)5管^2、醒05管^3、醒05管^4、醒05管115和醒05管^6;所述反馈支路 包括5个MOS管，分别为PMOS管M4、PM0S管M5、NM0S管M6、PM0S管M7和NMOS管M8;其中，所述反 馈支路用于实现误差放大器AMPl输出电压VOUT跟随误差放大器AMPl电源电压VDD变化，从 而实现误差放大器AMPl电源抑制比为1。
[0042] 上述各器件之间的连接关系如下：
[0043] 如图3所示，PMOS管M22的栅极和5个PMOS驱动管的栅极共同连接到误差放大器 AMPl输出端于节点VBP;所述NMOS管M26的漏极也连接到该节点VBP;误差放大器AMP1负输入 端连接到S极管Q2的发射极和PMOS管M18的漏极于节点VA，误差放大器AMPl正输入端连接 到电阻R2的一端和PMOS管Ml 9的漏极于节点VB; PMOS管M21漏极连接到电阻R5的一端于输出 点VREF，电阻R5另一端连接到电阻R4-端，电阻R4另一端连接到S极管Q5的发射极，S极管 Q5的集电极和基极连接到地线VSS。
[0044] 如图2所示，所述PMOS管M4的栅极连接到折叠共源共栅放大器负输入端VIN-，PM0S 管M4源极连接到PMOS管Ml的漏极，PMOS管M4的漏极连接到NMOS管M6的漏极，；PMOS管M5的栅 链接到折叠共源共栅放大器正输入端VIN+，PM0S管M5的源极连接到PMOS管Ml的漏极，PMOS 管M5的漏极连接到NMOS管M6的漏极;NMOS管M6的栅极连接到折叠共源共栅放大器的NMOS管 M15和NMOS管M16的栅极于节点VBN2，NM0S管M6的源极连接到地线VSS;NM0S管M8的栅极连接 到折叠共源共栅放大器的醒OS管M13和NMOS管M13M14的栅极于节点VBNl ,NMOS管M8的源极 连接到NMOS管M6的漏极，NMOS管M8的漏极连接到PMOS管M7的漏极和PMOS管Ml的栅极于节点 VX; PMOS管M7的栅极连接到偏置电压VBP3，PMOS管M7源极连接到电源线VDD，本发明通过简 单增加反馈支路W极小的代价实现了输出电压VOUT跟随电源电压VDD变化的特性。
[0045] 本发明中，通过使用两种不同溫度系数电阻和pnpS极管对溫度系数进行高阶补 偿(3阶）；并且改进了传统的运放结构，使得运放自身电源电压抑制比近似为1，通过运放和 驱动管形成的负反馈回路，显著提高输出基准电压的电源抑制比。
[0046] 基准电压源产生电路中，
[0047] 电阻R2溫度系数为a,电阻R2阻值为R2 = Ra(l+aT) (1)
[004引电阻R3溫度系数为b，电阻R3阻值为R3 =化（1+机）(2)
[0049] 电阻R5和电阻R2是同一种电阻，电阻R5阻值为R5 = aR2 = aRa(l+aT) (3)
[0050] 电阻R6和电阻R3是同一种电阻，电阻R6阻值为R6 =邸3 =邸b(l+bT) (4)
[0化1 ] PMOS管M18和PMOS管M19的宽长比为M: 1，S极管Q2和S极管Q3尺寸比为1 :N，因此， 流过S极管Q3的电流为流过S极管Q2的电流的M ? N倍，容易推导出节点VB和节点VA之间电 压差的表达式如下：
[0化2]
CS)
[0053]如图3中，提高电源电压抑制比的基准电压源输出基准电压VREF的表达式如下： [0化4] 输出基准电压VREF的表达式如下：
[0055] VREF = VBE5+(R5+R6)A VBE/(R化R3) (6)
[0056] 联立上述式(1)、式(2)、式(3)、式(4)、式(5)和式(6)得到输出电压表达式如下： 「。。广-T ~1
[005引其中，VBE5含有溫度T的高阶非线性项，泰勒展开式之后写成：
[0化9 ] V邸5 (T) = a〇+ai X T+a2 X t2+. .. +Qn X r。
[0060] 由此可见，采取本发明的溫度补偿方式的基准电压源结构能够对输出电压VREF实 现3阶溫度补偿。
[0061] 对于下述公式推导中所用到的变量进行定义：
[0062] Vdd为电源变化的小信号电压；
[0063] VOUt为改进的误差放大器AMPl的输出小信号电压(即VBP节点小信号电压）；
[0064] Av是误差放大器AMPl开环增益；
[0065] PSRRamp是误差放大器电源电压抑制比；
[0066] PSRR是基准电压源输出电压的电源抑制比；
[0067] PMOS管M17、PM0S管M18、PM0S管M19、PM0S管M20和PMOS管M21具有相同的尺寸，定义 上述运5个PMOS管跨导均为gm，小信号阻抗为ro;
[0068]误差放大器AMPl负输入端小信号电压为va;
[0069] S极管Q2小信号阻抗为ra;
[0070]误差放大器AMPl正向输入端小信号电压为vb;
[0071] 电阻R2、电阻R3和=极管Q3串联阻抗为rb;
[0072 ]基准电压输出点VREF点小信号电压为vref;
[0073] 电阻R5、电阻R6和S极管Q5的串联小信号阻抗为r。
[0074] W下的推导分析均是建立在小信号模型的基础之上。
[00巧]首先，确定5个PMOS驱动管（即：PMOS管Ml 7、PMOS管M18、PMOS管M19、PM0S管M20和 PMOS管M21)栅极即节点VBP电压变化。节点VBP小信号电压VOUt包含两个部分，1是误差放大 器AMPl受电源扰动产生的VOUt变化VOUtl, 2是误差放大器AMPl输入电压变化经过误差放大 器AMPl自身放大之后产生的VOUt变化vout2，
[0076] VBP 点小信号电压变化 vout = vout+vout2(7)
[0077] 第一部分VOUtl =Vdd .PSRRamp (8)
[0078] 第二部分vout2 = (vb-va) ? Av (9)
[0079] (10)
[0080] 、11 /
[0081] 实际电路中，ro远大于ra、rb和r，联立公式（7)-(11)可得到误差放大器AMPl输出 点小信号电
（1.2)
[0082] 基准输出点VREF小信号电压
（13)联 立公式（12)(13)可得I
(14)
[008引从公式（14)可W看出，当PSRRamp = I时，基准电压不随电源电压变化而变化。因此 可W通过设计一种PSRRamp趋近于1的误差放大器来提高基准电压源的电源抑制比。本发明 所提出的改进的误差放大器结构如图2所示，当电源电压VDD升高时，PMOS管Ml栅极电压VX 并未立即升高，导致PMOS管Ml电流增大，从而导致PMOS管M4和M5电流增大，但NMOS管M6电流 不变，因此流过NMOS管M8和PMOS管M7的电流减小，从而导致PMOS管M7漏极VX电压上升;反之 亦然。通过运种反馈结构保证PMOS管Ml栅极电压VX能够跟随电源电压变化，从而使PMOS管 Ml的栅源电压差VGS保持不变，使PMOS管Ml电流保持不变。从而保证流过PMOS管M2和PMOS管 M3的电流保持不变，而且醒OS管M15和醒OS管M16电流不变，因此流过醒OS管M13和醒OS管 M14的电流大小不随电源变化。当电源电压VDD升高时引起PMOS管Mio电流增大，增加的电流 全部给误差放大器输出VOUT节点充电，直到VOUT节点恰跟随电源变化，此时各支路电流均 保持稳定。此种结构电源电压抑制比仿真结如图6所示，误差放大器输出能够跟随电源电压 变化而变化，PSRRamp约为1。
[0084] 基准电压源产生电路在工作时，通过两种不同溫度系数的电阻R2和电阻R3产生了 一路特定溫度系数的电流，而不是传统方式中产生的PTAT(正溫度系数）电流。电阻R5和电 阻R6和=极管Q5构成了相当于特定溫度系数电阻，之前产生的特定溫度系数电流流过运个 特定溫度系数电阻从而产生了经过高阶溫度补偿的基准电压。如图5,化dence Spectre工 具仿真结果显示，在-40°C-125°C溫度范围内，输出基准电压溫度系数约为2.56ppm/°C。
[0085] 尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方 式，上述的【具体实施方式】仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发 明的启示下，在不脱离本发明宗旨的情况下，还可W做出很多变形，运些均属于本发明的保 护之内。
【主权项】
1. 一种提高电源电压抑制比的基准电压源结构，其特征在于，包括误差放大器AMP1、基 准电压源产生电路和启动电路； 所述启动电路包括2个PMOS管和3个NMOS管，2个PMOS管包括PMOS管M22和PMOS管M23，3 个 NMOS 管包括 NMOS 管 M24、NM0S 管 M25 和 NMOS 管 M26; 所述基准电压源产生电路包括误差放大器AMPl、5个PMOS管、6个电阻和5个pnp三极管， 其中，5个PMOS驱动管分别记作PMOS管M17、PM0S管M18、PM0S管M19、PM0S管M20和PMOS管M21; 6个电阻分别记作电阻Rl、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，其中，电阻R2和电阻R3 是不同温度系数的电阻；5个pnp三极管分别记作三极管Q1、三极管Q2、三极管Q3、三极管Q4 和三极管Q5; 所述误差放大器AMPl包括折叠共源共栅放大器和反馈支路，所述折叠共源共栅放大器 包括 11 个MOS管，分别为PMOS管MI、PMOS管M2、PMOS管M3、PMOS管M9、PMOS管M10、PMOS管Ml 1、 PMOS管M12、匪OS管M13、NM0S管M14、NM0S管M15和匪OS管M16;所述反馈支路包括5个MOS管， 分别为PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7和匪OS管M8;其中，所述反馈支路用于实现 误差放大器AMPl输出电压VOUT跟随误差放大器AMPl电源电压VDD变化，从而实现误差放大 器AMPl电源抑制比为1; 上述各器件之间的连接关系如下： PMOS管M22的栅极和5个PMOS管M17-M21的栅极共同连接到误差放大器AMPl输出端于节 点VBP;所述NMOS管M26的漏极也连接到该节点VBP;误差放大器AMPl负输入端连接到三极管 Q2的发射极和PMOS管M18的漏极于节点VA，误差放大器AMPl正输入端连接到电阻R2的一端 和PMOS管M19的漏极于节点VB; PMOS管M21漏极连接到电阻R5的一端于输出点VREF，电阻R5 另一端连接到电阻R4-端，电阻R4另一端连接到三极管Q5的发射极，三极管Q5的集电极和 基极连接到地线VSS; 所述反馈支路部分PMOS管M4的栅极连接到折叠共源共栅放大器负输入端VIN-，PM0S管 M4源极连接到PMOS管Ml的漏极，PMOS管M4的漏极连接到NMOS管M6的漏极，；PMOS管M5的栅链 接到折叠共源共栅放大器正输入端VIN+，PM0S管M5的源极连接到PMOS管Ml的漏极，PMOS管 M5的漏极连接到匪OS管M6的漏极;匪OS管M6的栅极连接到折叠共源共栅放大器的匪OS管 M15和NMOS管M16的栅极于节点VBN2，NM0S管M6的源极连接到地线VSS;NM0S管M8的栅极连接 到折叠共源共栅放大器的匪OS管M13和NMOS管M13M14的栅极于节点VBN1，NM0S管M8的源极 连接到NMOS管M6的漏极，NMOS管M8的漏极连接到PMOS管M7的漏极和PMOS管Ml的栅极于节点 VX;PM0S管M7的栅极连接到偏置电压VBP3，PM0S管M7源极连接到电源线VDD。2. 根据权利要求1所述提高电源电压抑制比的基准电压源结构，其特征在于： 电阻R2温度系数为a，电阻R2阻值为R2 = Ra(l+aT) (1) 其中Ra为电阻R2在温度为OK时的电阻，T为绝对温度值； 电阻R3温度系数为b，电阻R3阻值为R3 = Rb(l+bT) (2) 其中Rb为电阻R3在温度为OK时的电阻，T为绝对温度值； 电阻R5和电阻R2是同一种电阻，电阻R5阻值为R5 = aR2 = aRa(l+aT) (3) 其中α为电阻R5和电阻R2阻值的比值； 电阻R6和电阻R3是同一种电阻，电阻R6阻值为R6 = m3 = 0Rb(l+bT) (4) 其中β为电阻R6和电阻R3阻值的比值； PMOS管M18和PMOS管M19的宽长比为Μ: I，三极管Q2和三极管Q3尺寸比为I :N， 流过三极管Q3的电流为流过三极管Q2的电流的M · N倍，节点VB和节点VA之间电压差的 表达式加下；(5) 其中，k为玻尔兹曼常数，T为绝对温度，q为电子电荷量;VBE2为三极管Q2基极发射极电 压，VBE3为三极管Q3基极发射极电压； 基准电压源输出基准电压VREF的表达式如下： VREF = VBE5+(R5+R6) AVBE/ (R2+R3) (6) 联立上述式(1)、式(2)、式(3)、式(4)、式(5)和式(6)得到输出电压表达式如下：其中，VBE5含有温度T的高阶非线性项，泰勒展开式之后写成： VBE5 (T) =α〇+αι X Τ+〇2 X Τ2+· · -+αη X Tn 其中α〇、Q1、α2、αη分别为VBE5对应的0阶，1阶，2阶，η阶温度系数； 从而实现对输出电压VREF进行3阶温度补偿。
【文档编号】G05F1/567GK106020320SQ201610555930
【公开日】2016年10月12日
【申请日】2016年7月15日
【发明人】赵毅强, 赵公元, 张杨
【申请人】天津大学