一种零温度系数的基准电压源的制作方法
【技术领域】
[0001]本实用新型涉及基准电流源，尤其涉及到零温度系数的基准电压源。
【背景技术】
[0002]为了减少温度对基准电压的影响，设计了一种零温度系数的基准电压源。
【发明内容】
[0003]本实用新型旨在提供一种零温度系数的基准电压源。
[0004]一种零温度系数的基准电压源，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第六PMOS管、第七PMOS管、第四NMOS管和第八PMOS管:
[0005]所述第一 PMOS管的栅极接所述第四PMOS管的栅极和所述第五PMOS管的栅极和漏极和所述第七PMOS管的栅极和所述第二 NMOS管的漏极，漏极接所述第二 PMOS管的源极和所述第三PMOS管的栅极，源极接电源电压VCC ;
[0006]所述第二 PMOS管的栅极接地，漏极接地，源极接所述第一 PMOS管的漏极和所述第三PMOS管的栅极；
[0007]所述第三PMOS管的栅极接所述第一 PMOS管的漏极和所述第二 PMOS管的源极，漏极接所述第四PMOS管的漏极和所述第一 NMOS管的栅极和漏极和所述第二 NMOS管的栅极，源极接电源电压VCC ;
[0008]所述第四PMOS管的栅极接所述第一 PMOS管的栅极和所述第五PMOS管的栅极和漏极和所述第七PMOS管的栅极和所述第二 NMOS管的漏极，漏极接所述第三PMOS管的漏极和所述第一 NMOS管的栅极和漏极和所述第二 NMOS管的栅极，源极接电源电压VCC ;
[0009]所述第五PMOS管的栅极和漏极接在一起再接所述第一 PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极和所述第二 NMOS管的漏极，源极接电源电压VCC ;
[0010]所述第一 NMOS管的栅极和漏极接在一起再接所述第三PMOS管3的漏极和所述第四PMOS管的漏极和所述第二 NMOS管的栅极，源极接地；
[0011]所述第二 NMOS管的栅极接所述第三PMOS管的漏极和所述第四PMOS管的漏极和所述第一 NMOS管的栅极和漏极，漏极接所述第一 PMOS管的栅极和所述第四PMOS管的栅极和所述第五PMOS管的栅极和漏极和所述第七PMOS管的栅极，源极接所述第三NMOS管的漏极；
[0012]所述第三NMOS管的栅极接电源电压VCC，漏极接所述第二 NMOS管的源极，源极接所述第六PMOS管的源极；
[0013]所述第六PMOS管的栅极接地，漏极接地，源极接所述第三NMOS管的源极；
[0014]所述第七PMOS管的栅极接所述第一 PMOS管的栅极和所述第四PMOS管的栅极和所述第五PMOS管的栅极和漏极和所述第二 NMOS管的漏极，漏极接所述第四NMOS管的漏极并作为基准电压源基准电压输出端VREF，源极接电源电压VCC ;
[0015]所述第四NMOS管的栅极接电源电压VCC，漏极接所述第七PMOS管的漏极，源极接所述第八PMOS管的源极；
[0016]所述第八PMOS管的栅极接地，漏极接地，源极接所述第四NMOS管的源极。
[0017]所述第一 PMOS管、所述第二 PMOS管和所述第三PMOS管构成启动电路部分，所述第二 PMOS管的栅极通过所述第二 PMOS管的栅极接地而导通，有启动电流传给由所述第一NMOS管、所述第二 NMOS管、所述第三NMOS管和所述第六PMOS管构成电流源的核心部分，启动电流通过所述第一 NMOS管镜像给所述第二 NMOS管进而使整个电流源开始工作，再通过所述第五PMOS管和所述第四PMOS管反馈电路传给电流源的核心部分；启动电路提供启动电流后，电流源正常工作后，由于所述第一 PMOS管导通使得所述第三PMOS管的栅极拉高，所述第三PMOS管的漏极就不会有电流流出，使启动电路部分关闭；所述第三NMOS管和所述第六PMOS管上的电流是所述第一 NMOS管的阈值电压除以所述第三NMOS管和所述第六PMOS管形成的RDS电阻之和，由于所述第三NMOS管形成的RDS电阻呈正温度系数，所述第六PMOS管形成的RDS电阻呈负温度系数，通过调节这两个电阻的温度系数达到零温度系数；所述第三NMOS管和所述第六PMOS管上的电流再通过所述第五PMOS管镜像给所述第七PMOS管电流；所述第七PMOS管的漏极电流加在由所述第四NMOS管和所述第八PMOS管形成的RDS电阻之和上产生基准电压VREF，通过调节所述第四NMOS管和所述第八PMOS管的RDS电阻的温度系数达到零温度系数电阻值，这样就产生零温度系数的基准电压VREF。
【附图说明】
[0018]图1为本实用新型的零温度系数的基准电压源的电路图。
【具体实施方式】
[0019]以下结合附图对本【实用新型内容】进一步说明。
[0020]一种零温度系数的基准电压源，如图1所示，包括第一 PMOS管101、第二 PMOS管102、第三 PMOS 管 103、第四 PMOS 管 104、第五 PMOS 管 105、第一 NMOS 管 106、第二 NMOS 管107、第三NMOS管108、第六PMOS管109、第七PMOS管110、第四NMOS管111和第八PMOS管112:
[0021]所述第一 PMOS管101的栅极接所述第四PMOS管104的栅极和所述第五PMOS管105的栅极和漏极和所述第七PMOS管110的栅极和所述第二 NMOS管107的漏极，漏极接所述第二 PMOS管102的源极和所述第三PMOS管103的栅极，源极接电源电压VCC ;
[0022]所述第二 PMOS管102的栅极接地，漏极接地，源极接所述第一 PMOS管101的漏极和所述第三PMOS管103的栅极；
[0023]所述第三PMOS管103的栅极接所述第一 PMOS管101的漏极和所述第二 PMOS管102的源极，漏极接所述第四PMOS管104的漏极和所述第一 NMOS管106的栅极和漏极和所述第二 NMOS管107的栅极，源极接电源电压VCC ;
[0024]所述第四PMOS管104的栅极接所述第一 PMOS管101的栅极和所述第五PMOS管105的栅极和漏极和所述第七PMOS管110的栅极和所述第二 NMOS管107的漏极，漏极接所述第三PMOS管103的漏极和所述第一 NMOS管106的栅极和漏极和所述第二 NMOS管107的栅极，源极接电源电压VCC ；
[0025]所述第五PMOS管105的栅极和漏极接在一起再接所述第一 PMOS管101的栅极和所述第四PMOS管10