一种适用于高精度adc的低噪声基准电路的制作方法
【技术领域】
[0001]本发明涉及一种低噪声基准电路，为高精度模/数转换器提供参考电压，属于集成电路技术领域。
【背景技术】
[0002]众所周知，随着CMOS集成电路的集成度日益变大，越来越多的芯片采用片内电压和电流基准，而不需要增加额外的基准源芯片，可以节省成本。因此，片上的基准电路被广泛应用于诸如模/数转换器、通信、数据采集、传感器等电路中。其中高精度模/数转换器的基准源直接影响转换器本身的性能，需要基准源具有较低的噪声。
[0003]目前，大多数的片内电压基准源一般由带隙基准(bandgap)产生，其输出电压值是一个基本与温度无关的值。所述的带隙基准源包括:运算放大器(OP)、P型MOS管PMl、PM2和PM3，双极型晶体管Q0、Ql和Q2，电阻Rl和R2。其各个器件的连接关系如附图1所示。由于运算放大器OP的钳位作用，使得OP的正负输入端的电压基本相等；同时两边电路中的电流值I1、12和13也均相等，即有
[0004]BG_V0UT = (AVbe/Rl)*R2+Vbe2
[0005]其中，AVbe = Vbe1-VbeO。因为Δ Vbe是一个与温度正相关的值，而Vbe2是一个与温度成负相关的值，所以只要调整R2/R1的值就可以得到一个与温度不相关的电压值BG_V0UTo
[0006]但是，附图1所示的带隙基准电路中，运放OP的输入端会因为工艺偏差引入输入失调电压，影响整个电路的输出。另外，附图1所示的带隙基准电路具有很大的噪声，其并不能很好的抑制基准源本身的噪声，特别是器件本身的闪烁噪声(即ι/f噪声)，因此不能直接应用于高精度ADC。
【发明内容】
[0007]发明目的:针对现有技术中存在的问题与不足，本发明提出一种适用于高精度ADC的低噪声基准电路。
[0008]技术方案:一种适用于高精度ADC的低噪声基准电路，包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路；所述带有两级斩波调制的带隙基准输出端与所述快速启动滤波电路的输入端连接。所述时钟电路包括两相非交叠时钟模块和上电延时信号模块；其中两相非交叠时钟模块输出端连接两级斩波调制器的带隙基准产生电路中的斩波调制器CPl和斩波调制器CP2的输入端，向斩波调制器CPl和斩波调制器CP2提供两相非交叠时钟，上电延时信号模块连接所述的上电快速启动电路的输入端，为上电快速启动电路提供上电延时信号。
[0009]所述的第一级斩波调制器CPl和第二级斩波调制器CP2用于消除运算放大器的输入失调电压并将运算放大器产生的低频噪声调制至高频。
[0010]所述快速启动滤波电路包括:P型MOS管PM3，N型MOS管匪1，N型MOS管匪2，N型MOS管匪3，电阻R3，以及电容器CO。P型MOS管PM3的栅极与运放OP的输出端连接，即第二级斩波调制器CP2的输出端，从而确定了由P型MOS管PM3、N型MOS管匪3、电阻R3、N型MOS管匪2组成的对地通路上的电流值，其大小可以等于IPTAT，也可以通过调节P型MOS管PM3的尺寸大小调节其电流值大小。N型MOS管匪2的栅极连接上电延迟信号EN，在上电过程中EN为低电平，在正常工作时EN为高电平。当上电过程中，即EN为低电平时，N型MOS管匪2截止，N型MOS管匪3的漏极电压值，即V_BIAS等于VDD，从而使N型MOS管匪I工作在饱和区，此时BG_V0UT与Vref_out两端的等效阻抗非常小，处于快速上电阶段。当稳定工作时，即EN为高电平时，N型MOS管匪2工作在饱和区，此时V_BIAS = I*R3+VGS_匪3。可以通过调节R3的大小使I*R3等于BG_V0UT，且取N型MOS管匪I的尺(W/L) nnil〈〈 (W/L)nni3，此时N型MOS管匪I工作在亚阈值区，BG_V0UT与Vref_out两端的阻抗非常大，等效一个非常大的电阻R，此时R与电容器CO形成一个截止频率很低的低通滤波器，这样就滤掉BG_V0UT中含有的高频噪声，形成一个噪声较低的基准电压Vref_0UT。
【附图说明】
[0011]图1为传统带隙基准电路原理图；
[0012]图2为本发明低噪声基准源产生电路的整体结构示意图；
[0013]图3为本发明低噪声基准源产生电路原理图；
[0014]图4为本发明斩波调制器具体实施示意图；
[0015]图5为本发明应用于斩波调制器的两相非交叠时钟；
[0016]图6为本发明实例具体实施时序图。
【具体实施方式】
[0017]下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
[0018]图2为本发明一种适用于高精度ADC的低噪声基准电路的整体结构框图，包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路；带有两级斩波调制的带隙基准输出端与快速启动滤波电路的输入端连接。时钟电路用于向带有两级斩波调制器的带隙基准产生电路中的斩波调制电路CPl和CP2提供两相非交叠时钟，时钟电路用于向上电快速启动滤波电路提供上电延迟信号。其中两相非交叠时钟时序图如附图5所示，上电延时信号EN的时序图如附图6所示，如图可知上电延时信号EN的电平值由POWER和SLEEP两个信号共同决定，在上电和复位时均需要产生一个时长为Tl的低电平的延时信号。
[0019]带有两级斩波调制器的带隙基准产生电路包括:三个P型MOS管PM0、PM1和PM2，三个双极型晶体管Q0、Ql和Q2，两个电阻Rl和R2，两个斩波调制器CPl和CP2，以及一个运算放大器0P，其各部分链接关系如附图3所示。第一级斩波调制器CPl和第二级斩波调制器CP2的具体实现方式可以是如附图4所示，其作用是消除运算放大器的输入失调电压并将运算放大器产生的低频噪声调制至高频。三个P型MOS管PMO、PMl和PM2的栅极均与运放OP的输出端连接，即第二级斩波调制器CP2的输出端，三个P型MOS管PMO、PMl和PM2的源极均与电源VDD连接；电阻Rl —端与P型MOS管PMO漏极连接，另一端与双极型晶体管QO的源极连接，双极型晶体管QO的漏极和栅极接地；双极型晶体管Ql的源极分别与P型MOS管PMl漏极和第一级斩波调制器CPl的输入端连接；电阻R2 —端与P型MOS管PM2漏极连接，另一端与双极型晶体管Q2的源极连接，双极型