晶体管Q2的漏极和栅极接地。
[0020]上电快速启动滤波电路包括:P型MOS管PM3，N型MOS管匪1，N型MOS管匪2，N型MOS管匪3，电阻R3，以及电容器CO，其各部分链接关系如附图3所示。PM3的源极与电源VDD连接，P型MOS管PM3的漏极与N型MOS管匪3的栅极和漏极连接；电阻R3的一端与N型MOS管匪3的源极连接，另一端与N型MOS管匪2的漏极连接；N型MOS管匪2的源极接地，栅极与上电延迟信号EN连接。P型MOS管PM3的栅极与运放OP的输出端连接，即第二级斩波调制器CP2的输出端，从而确定了由P型MOS管PM3、N型MOS管匪3、电阻R3、N型MOS管匪2组成的对地通路上的电流值，其大小可以等于IPTAT，也可以通过调节P型MOS管PM3的尺寸大小调节其电流值大小。N型MOS管匪I的栅极连接至N型MOS管匪3的栅极和漏极，即V_BIAS，N型MOS管匪I的漏极连接所述带隙基准产生电路的输出端BG_VOUT, N型MOS管匪I的源级连接电容器CO的上极板，也即整个低噪声基准产生电路的输出端Vref_0UT。N型MOS管匪2的栅极连接上电延迟信号EN，在上电过程中EN为低电平，在正常工作时EN为高电平。其逻辑时序图如附图6所示。当上电过程中，即EN为低电平时，N型MOS管匪2截止，N型MOS管匪3的漏极电压值，即V_BIAS等于VDD，从而使匪I工作在饱和区，此时BG_V0UT与Vref_0ut两端的等效阻抗非常小，处于快速上电阶段。当稳定工作时，即EN为高电平时，N型MOS管NM2工作在饱和区，此时V_BIAS = I*R3+VGS_NM3。可以通过调节电阻R3的大小使I*R3等于BG_V0UT，且取N型MOSNMl的尺寸(W/L) nnil〈〈 (W/L)nni3，此时N型MOS管匪I工作在亚阈值区，BG_V0UT与Vref_out两端的阻抗非常大，等效一个非常大的电阻R，此时R与电容器CO形成一个截止频率很低的低通滤波器，这样就滤掉BG_V0UT中含有的高频噪声，形成一个噪声较低的基准电压Vref_0UT。
【主权项】
1.一种适用于高精度ADC的低噪声基准电路，其特征在于，包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路；所述带有两级斩波调制的带隙基准输出端与所述快速启动滤波电路的输入端连接； 所述时钟电路包括两相非交叠时钟模块和上电延时信号模块；其中两相非交叠时钟模块输出端连接两级斩波调制器的带隙基准产生电路中的斩波调制器CP1和斩波调制器CP2的输入端，向斩波调制器CP1和斩波调制器CP2提供两相非交叠时钟，上电延时信号模块连接所述的上电快速启动电路的输入端，为上电快速启动电路提供上电延时信号。2.如权利要求1所述的适用于高精度ADC的低噪声基准电路，其特征在于，所述的带有两级斩波调制器的带隙基准产生电路包括:P型MOS管PMO，P型MOS管PM1，P型MOS管PM2，双极型晶体管Q0，双极型晶体管Q1，双极型晶体管Q2，电阻R1，电阻R2，第一级斩波调制器CP1，第二级斩波调制器CP2，以及运算放大器0P ;第一级斩波调制器CP1和第二级斩波调制器CP2用于消除运算放大器的输入失调电压并将运算放大器产生的低频噪声调制至高频。3.如权利要求2所述的适用于高精度ADC的低噪声基准电路，其特征在于，所述快速启动滤波电路包括:P型MOS管PM3，N型MOS管匪1，N型MOS管匪2，N型MOS管匪3，电阻R3，以及电容器C0。4.如权利要求3所述的适用于高精度ADC的低噪声基准电路，其特征在于，M3的源极与电源VDD连接，PM3的漏极与二极管连接形式的匪3的栅极和漏极连接，电阻R3的一端与匪3的源极连接，另一端与匪2的漏极连接，匪2的源极接地，栅极与上电延迟信号EN连接。5.如权利要求3所述的适用于高精度ADC的低噪声基准电路，其特征在于，P型MOS管PM3的栅极与运算放大器0P的输出端连接，即第二级斩波调制器CP2的输出端，从而确定了由P型MOS管PM3、N型MOS管匪3、电阻R3、N型MOS管匪2组成的对地通路上的电流值，其大小可以等于IPTAT，也可以通过调节P型MOS管PM3的尺寸大小调节其电流值大小。6.如权利要求3所述的适用于高精度ADC的低噪声基准电路，其特征在于，N型MOS管匪1的栅极连接至N型MOS管匪3的栅极和漏极，即V_BIAS，N型MOS管匪1的漏极连接所述的带隙基准产生电路的输出端BG_VOUT，匪1的源级连接电容器C0的上极板，也即整个低噪声基准产生电路的输出端Vref_OUT。7.如权利要求6所述的适用于高精度ADC的低噪声基准电路，其特征在于，N型MOS管匪2的栅极连接上电延迟信号EN，在上电过程中EN为低电平，在正常工作时EN为高电平；当上电过程中，即EN为低电平时，N型MOS管匪2截止，N型MOS管匪3的漏极电压值，即V_BIAS等于VDD，从而使N型MOS管NM1工作在饱和区，此时BG_VOUT与Vref_out两端的等效阻抗非常小，处于快速上电阶段；当稳定工作时，即EN为高电平时，N型MOS管匪2工作在饱和区，此时V_BIAS=I*R3+VGS_NM3 ;可以通过调节R3的大小使I*R3等于BG_VOUT，且取N型MOS管匪1的尺(W/L) nnl? (ff/L) nn3,此时N型MOS管匪1工作在亚阈值区，BG_V0UT与Vref_out两端的阻抗非常大，等效一个非常大的电阻R，此时R与电容器C0形成一个截止频率很低的低通滤波器，这样就滤掉BG_V0UT中含有的高频噪声，形成一个噪声较低的基准电压Vref_0UT。
【专利摘要】本发明公开了一种适用于高精度ADC的低噪声基准电路，包括：时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路；时钟电路为两级斩波调制器CP1、CP2提供两相非交叠时钟，并为快速启动电路提供上电延时信号；所述的带有两级斩波调制的带隙基准电路的输出端连接到带有快速上电启动的滤波电路的输入端，两级斩波调制器CP1和CP2可以消除运放OP输入端失调电压，并将低频噪声调制至高频；快速启动滤波电路即可以在上电过程中完成快速上电，也可以在整体电路稳定工作时变成低通滤波器，将前级电路调制到高频部分的噪声消除，从而可以为高精度的ADC提供较低噪声的基准。
【IPC分类】G05F1/56
【公开号】CN105353817
【申请号】CN201510738659
【发明人】闫俊驰, 邹定锴, 李纪鹏
【申请人】南京天易合芯电子有限公司
【公开日】2016年2月24日
【申请日】2015年11月3日