沟槽式金属氧化物半导体场效应晶体管及其制作方法
【专利摘要】本发明属于功率场效应晶体管技术领域，提供一种沟槽式金属氧化物半导体场效应晶体管。该晶体管包括由上到下的金属层、隔离层、氧化层、外延层和衬底层，外延层由该外延层的上表面向下依次设有N杂质源区和P杂质体区，P杂质体区内设有P杂质注入区，外延层设有沟槽和源电极接触孔，沟槽的底壁和侧壁设有栅氧化层，沟槽内填充多晶硅层，沟槽的深度小于外延层的厚度，源电极接触孔贯穿隔离层和氧化层、并延伸至P杂质注入区，金属层包括栅电极金属和源电极金属，该沟槽式金属氧化物半导体场效应晶体管，能够降低生产成本，并能减小芯片面积和栅极通道电阻，可靠性强。
【专利说明】
沟槽式金属氧化物半导体场效应晶体管及其制作方法
技术领域
[0001]本发明属于功率场效应晶体管技术领域，尤其涉及一种沟槽式金属氧化物半导体场效应晶体管及其制作方法。
【背景技术】
[0002]沟槽式金属氧化物半导体场效应晶体管(TrenchM0SFET)是近几年迅速发展起来的新型功率器件。沟槽式金属氧化物半导体场效应晶体管(Trench M0SFET)比双极型功率器件具有更多优良性能，例如:高输入阻抗，低驱动电流，没有少子存储效应，开关速度快，工作频率高，电流自调节能力强，电流分布均匀，容易通过并联方式增加电流容量，具有较强的功率处理能力，热稳定性好，安全工作区大，没有二次击穿等，已广泛应用于各种电子设备中，如尚速开关电路，开关电源，不间断电源，尚功率放大电路，尚保真首响电路，射频功放电路，电力转换电路，电机变频电路，电机驱动电路，固体继电器，控制电路与功率负载之间的接口电路等。
[0003]但是，传统的沟槽式金属氧化物半导体场效应晶体管(TrenchM0SFET)结构复杂，制作工艺步骤繁琐。该工艺制作方法需要多层光掩膜，通常需要七、八层光掩膜，完成其整个制作过程，光掩膜制作成本较高，加大了晶体管生产成本，并且，在一定程度上，限制了制作工艺精度的提高。
[0004]因此，如何优化沟槽式金属氧化物半导体场效应晶体管的设计结构，降低所需光掩膜层数，是本领域技术人员亟需解决的问题。
【发明内容】
[0005]本发明旨在提供一种沟槽式金属氧化物半导体场效应晶体管及制作方法，能够降低制作过程中所需光掩膜层数，并能减小芯片面积和栅极通道电阻，可靠性强。
[0006]第一方面，本发明提供一种沟槽式金属氧化物半导体场效应晶体管，具体说明如下:
[0007]本发明提供一种沟槽式金属氧化物半导体场效应晶体管，其包括由上到下的金属层、隔离层、氧化层、外延层和衬底层，外延层由该外延层的上表面向下依次设有N杂质源区和P杂质体区，P杂质体区内设有P杂质注入区，外延层设有沟槽和源电极接触孔，沟槽的底壁和侧壁设有栅氧化层，沟槽内填充多晶硅层，沟槽的深度小于外延层的厚度，源电极接触孔贯穿隔离层和氧化层、并延伸至P杂质注入区，金属层包括栅电极金属和源电极金属，栅电极金属和源电极金属断开，栅电极金属填充沟槽上方的栅电极接触孔，用于形成栅电极，源电极金属延伸至源电极接触孔，用于形成源电极。
[0008]进一步地，该沟槽式金属氧化物半导体场效应晶体管的隔离层为硼磷硅玻璃层。
[0009]进一步地，该隔离层的厚度为6000埃。
[0010]基于上述任意沟槽式金属氧化物半导体场效应晶体管实施例，进一步地，该沟槽式金属氧化物半导体场效应晶体管的金属层为铝硅铜合金。
[0011]基于上述任意沟槽式金属氧化物半导体场效应晶体管实施例，进一步地，该沟槽式金属氧化物半导体场效应晶体管多晶硅层掺杂的杂质浓度数量级为102()Cnf3。
[0012]进一步地，该沟槽式金属氧化物半导体场效应晶体管的P杂质注入区的浓度大于P杂质体区的浓度。
[0013]基于上述任意沟槽式金属氧化物半导体场效应晶体管实施例，进一步地，该沟槽式金属氧化物半导体场效应晶体管还包括背面金属层，背面金属层位于衬底层的下端面，用于形成漏电极。
[0014]本发明提供的沟槽式金属氧化物半导体场效应晶体管，采用沟槽作为多晶硅的通道，将通道直接开在沟槽上面，该晶体管的表面没有多晶硅的通道，能够减少单颗芯片的面积，同时也减小了多晶硅栅极通道的电阻，有利于对栅极进行均匀的供电。该晶体管采用触孔型源接触，N杂质源区采用普注方式形成，能够降低寄生晶体管基极电阻，也就消弱了器件本身的寄生晶体管效应，可靠性得到提高。
[0015]第二方面，本发明提供一种沟槽式金属氧化物半导体场效应晶体管的制造方法，具体说明如下:
[0016]本发明提供一种沟槽式金属氧化物半导体场效应晶体管的制造方法，具体包括:
[0017]步骤SI:在衬底层的表面上依次生长外延层和氧化层；
[0018]步骤S2:基于第一光掩膜进行曝光的区域，腐蚀外延层和氧化层，形成沟槽；
[0019]步骤S3:在沟槽的底壁、侧壁及氧化层的上端面依次生长栅氧化层和淀积多晶硅，刻蚀掉氧化层的上端面的多晶硅，形成多晶硅层；
[0020]步骤S4:对外延层进行掺杂，形成P杂质体区、N杂质源区；
[0021]步骤S5:淀积隔离层，基于第二光掩膜进行曝光的区域，刻蚀沟槽上方的隔离层至预设深度，形成栅电极接触孔，刻蚀隔离层、氧化层至P杂质体区，形成源电极接触孔，并在源电极接触孔的下端面形成P杂质注入区；
[0022]步骤S6:在隔离层的表面淀积金属层，基于第三光掩膜进行曝光的区域，刻蚀金属层，形成源电极和栅电极。
[0023]进一步地，在步骤S2之后，步骤S3之前，该沟槽式金属氧化物半导体场效应晶体管的制造方法还包括:在沟槽的底壁、侧壁及氧化层的上端面生长牺牲氧化层，再刻蚀掉牺牲氧化层。
[0024]进一步地，在步骤S2中，该沟槽式金属氧化物半导体场效应晶体管的制造方法具体包括:淀积四乙基原硅酸盐，涂覆胶层，采用第一光掩膜进行曝光显影，干法腐蚀四乙基原硅酸盐，再腐蚀外延层和氧化层，形成沟槽。
[0025]本发明沟槽式金属氧化物半导体场效应晶体管制作方法，采用三层光掩膜完成该晶体管的制作，基于第一光掩膜的曝光区域，形成沟槽，基于第二光掩膜的曝光区域，形成栅电极接触孔和源电极接触孔，第三光掩膜的曝光区域，刻蚀金属，形成栅电极和源电极。该晶体管的通道直接开在沟槽上，而不是设在晶体管的表面，采用普注方式形成N杂质源区，能够降低光掩膜的层数，既有利于减小芯片面积，增强可靠性，又可以减少生产工艺步骤，降低生产成本。
[0026]因此，本发明沟槽式金属氧化物半导体场效应晶体管及制作方法，能够降低制作过程中所需光掩膜层数，并能减小芯片面积和栅极通道电阻，有利于栅极进行均匀供电，减弱寄生晶体管效应，有利于降低生产成本，提高可靠性。
【附图说明】
[0027]图1是本发明提供的一个沟槽式金属氧化物半导体场效应晶体管结构剖面图；
[0028]图2是本发明提供的一个沟槽式金属氧化物半导体场效应晶体管工艺流程图；
[0029]图3A?图3L是本发明提供的沟槽式金属氧化物半导体场效应晶体管各步骤结构剖面图。
【具体实施方式】
[0030]下面通过具体的实施例进一步说明本发明，但是，应当理解为，这些实施例仅仅是用于更详细具体地说明之用，而不应理解为用于以任何形式限制本发明。
[0031]第一方面，本发明提供一种沟槽式金属氧化物半导体场效应晶体管，具体说明如下:
[0032]本实施例提供一种沟槽45式金属氧化物半导体场效应晶体管，结合图1，其包括由上到下的金属层1、隔离层2、氧化层3、外延层4和衬底层5，外延层4由该外延层4的上表面向下依次设有N杂质源区41和P杂质体区42，P杂质体区42内设有P杂质注入区43，外延层4设有沟槽45和源电极接触孔44，沟槽45的底壁和侧壁设有栅氧化层46，沟槽45内填充多晶硅层47，沟槽45的深度小于外延层4的厚度，源电极接触孔44贯穿隔离层2和氧化层3、并延伸至P杂质注入区43，金属层I包括栅电极金属和源电极金属，栅电极金属和源电极金属断开，栅电极金属填充沟槽45上方的栅电极接触孔，用于形成栅电极，源电极金属延伸至源电极接触孔44，用于形成源电极。
[0033]本实施例提供的沟槽45式金属氧化物半导体场效应晶体管，采用沟槽45作为多晶硅的通道，将通道直接开在沟槽45上面，该晶体管的表面没有多晶硅的通道，能够减少单颗芯片的面积，同时也减小了多晶硅栅极通道的电阻，有利于对栅极进行均匀的供电。该晶体管采用触孔型源接触，N杂质源区41采用普注方式形成，能够降低寄生晶体管基极电阻，也就消弱了器件本身的寄生晶体管效应，可靠性得到提高，且有利于减少光掩膜的层数，降低生产成本。
[0034]优选地，本实施例沟槽45式金属氧化物半导体场效应晶体管的隔离层2为硼磷硅玻璃层。优选地，该隔离层2的厚度为6000埃。优选厚度为6000埃的硼磷硅玻璃层作为隔离层2，其应用广泛，平坦性好。
[0035]基于上述任意沟槽45式金属氧化物半导体场效应晶体管实施例，优选地，该沟槽45式金属氧化物半导体场效应晶体管的金属层I为铝硅铜合金。采用铝硅铜合金能够提高强度，并且导热性能好。
[0036]基于上述任意沟槽45式金属氧化物半导体场效应晶体管实施例，优选地，该沟槽45式金属氧化物半导体场效应晶体管多晶硅层47掺杂的杂质浓度数量级为102()Cm—3。优选地，该沟槽45式金属氧化物半导体场效应晶体管的P杂质注入区43的浓度大于P杂质体区42的浓度。基于上述任意沟槽45式金属氧化物半导体场效应晶体管实施例，优选地，该沟槽45式金属氧化物半导体场效应晶体管还包括背面金属层61，背面金属层61位于衬底层5的下端面，用于形成漏电极。当给栅电极供正电时，掺杂杂质的多晶硅层47上产生电压，通过栅氧化层46形成电场，该电场将使P杂质体区42与栅氧化层46相接触的表面离子反型，与栅氧化层46接触的P杂质体区42表面形成反型层，即由原来的P型杂质变为N型杂质。这样，N杂质源区41、外延层4、衬底层5就通过P杂质体区42的反型层连接起来。当给漏电极加正电压，给源电极加负电压时，就会有电子从源电极经过N杂质源区41、P杂质体区42的反型层、外延层
4、衬底层5到漏电极，形成电流。
[0037]第二方面，本发明提供一种沟槽式金属氧化物半导体场效应晶体管的制造方法，具体说明如下:
[0038]本实施例提供一种沟槽式金属氧化物半导体场效应晶体管的制造方法，结合图2，具体包括:
[0039]步骤S1:在衬底层的表面上依次生长外延层和氧化层；
[0040]步骤S2:基于第一光掩膜进行曝光的区域，腐蚀外延层和氧化层，形成沟槽；
[0041]步骤S3:在沟槽的底壁、侧壁及氧化层的上端面依次生长栅氧化层和淀积多晶硅，刻蚀掉氧化层的上端面的多晶硅，形成多晶硅层；
[0042]步骤S4:对外延层进行掺杂，形成P杂质体区、N杂质源区；
[0043]步骤S5:淀积隔离层，基于第二光掩膜进行曝光的区域，刻蚀沟槽上方的隔离层至预设深度，形成栅电极接触孔，刻蚀隔离层、氧化层至P杂质体区，形成源电极接触孔，并在源电极接触孔的下端面形成P杂质注入区；
[0044]步骤S6:在隔离层的表面淀积金属层，基于第三光掩膜进行曝光的区域，刻蚀金属层，形成源电极和栅电极。
[0045]本实施例沟槽式金属氧化物半导体场效应晶体管制作方法，采用三层光掩膜完成该晶体管的制作，基于第一光掩膜的曝光区域，形成沟槽，基于第二光掩膜的曝光区域，形成栅电极接触孔和源电极接触孔，第三光掩膜的曝光区域，刻蚀金属，形成栅电极和源电极。该晶体管的通道直接开在沟槽上，而不是设在晶体管的表面，采用普注方式形成N杂质源区，能够降低光掩膜的层数，既有利于减小芯片面积，增强可靠性，又可以减少生产工艺步骤，降低生产成本。并且，本实施例沟槽式金属氧化物半导体场效应晶体管，能减小芯片面积和栅极通道电阻，有利于栅极进行均匀供电，减弱寄生晶体管效应，有利于降低生产成本，提尚可靠性。
[0046]优选地，在步骤S2之后，步骤S3之前，本实施例沟槽式金属氧化物半导体场效应晶体管的制造方法还包括:在沟槽的底壁、侧壁及氧化层的上端面生长牺牲氧化层，再刻蚀掉牺牲氧化层。该牺牲氧化层通常选择为二氧化硅，以优化沟槽的表面，在生长栅氧化层。
[0047]优选地，在步骤S2中，该沟槽式金属氧化物半导体场效应晶体管的制造方法具体包括:淀积四乙基原硅酸盐，涂覆胶层，采用第一光掩膜进行曝光显影，干法腐蚀四乙基原硅酸盐，再腐蚀外延层和氧化层，形成沟槽。在沟槽区淀积一层四乙基原硅酸盐并增密，然后涂覆胶层，用第一光掩模曝光显影，再干法腐蚀四乙基原硅酸盐，最后沟槽腐蚀。该方法采用增密的四乙基原硅酸盐作为沟槽腐蚀的掩膜层，这是因为增密的四乙基原硅酸盐，在沟槽腐蚀的过程中，其保形性比光刻胶好。其中，胶层为光刻胶，光刻胶是感光化合物、基体材料和溶剂混合而成。
[0048]本实施例提供另一种沟槽式金属氧化物半导体场效应晶体管及制造方法，该沟槽式金属氧化物半导体场效应晶体管包括设置在衬底层5上面的外延层4，以及设置在衬底层5下端面的背面金属层6，背面金属层6作为漏电极。其中衬底层5和外延层4均掺杂有N杂质。外延层的上端面设置有氧化层3，外延层4内设有沟槽45，该沟槽45内填充有掺杂的多晶硅层47，掺杂的物质优选为磷或砷，优选浓度数量级为102()Cm—3。外延层4与多晶硅层47之间、外延层4上端与氧化层3的上端面和沟槽的侧壁均设置有栅氧化层46，多晶硅层47上端面、以及外延层4和氧化层3上端面的栅氧化层46上依次设置有隔离层2和金属层I，该隔离层2优选为硼磷硅玻璃层，厚度优选为6000埃，该金属层I优选为铝硅铜合金。外延层包括N杂质源区41和位于N杂质源区下端面的P杂质体区42，P杂质体区内42设有P杂质注入区43，且P杂质注入区43的杂质浓度高于P杂质体区42的杂质浓度。P杂质注入区43的上端面设有与其接通的源电极接触孔44，多晶硅47层内设有栅电极接触孔，该栅电极接触孔穿过硼磷硅玻璃层，源电极接触孔44和栅电极接触孔均由金属层填充，且源电极金属和栅电极金属之间设有开口，将两者分隔开。栅电极供正电时，P杂质注入区形成反型层，N杂质源区41、外延层4、衬底层5就通过P杂质体区的反型层连接起来，形成通道。在漏电极加正电压，源电极加负电压时，形成电流。
[0049]上述晶体管的制作方法，结合图3A?图3L，具体如下:
[0050]步骤一、在衬底层5上端面依次外延生长外延层4、热生长氧化层3，如图3A所示；[0051 ]步骤二、设计第一光掩模，在沟槽区淀积一层四乙基原硅酸盐并增密，涂光刻胶，用第一光掩模曝光显影，然后干法腐蚀四乙基原硅酸盐，进行沟槽45腐蚀，如图3B所示；其中，光刻胶是感光化合物、基体材料和溶剂混合而成，增密的四乙基原硅酸盐作为沟槽腐蚀的掩膜层，在沟槽腐蚀的过程中其保形性比光刻胶好；
[0052]步骤三、在沟槽的底壁和侧壁、外延层的上端面、以及氧化层的上端面和内侧壁均生长一层牺牲氧化层，然后刻蚀掉牺牲氧化层，牺牲氧化层通常先择为Si02，以优化沟槽表面；
[0053]步骤四、在沟槽的底壁和侧壁、外延层的上端面、以及氧化层的上端面均生长一层栅氧化层46，如图3C所示；
[0054]步骤五、在沟槽内淀积多晶硅并掺杂磷或砷，形成掺杂的多晶硅层47，并刻蚀掉氧化层上端面的多晶硅，如图3D所示，该晶体管制作方法采用沟槽作为多晶硅的通道，这样就能节省了一层掩模；
[0055]步骤六、对外延层进行掺杂，形成P杂质体区42，如图3E所示，其掺杂的物质为硼；
[0056]步骤七、采用普注方式向外延层注入砷，形成N杂质源区41，如图3F所示；
[0057]步骤八、淀积硼磷硅玻璃层，作为隔离层2，以隔离栅源电极，如图3G所示；
[0058]步骤九、设计第二光掩模，刻蚀掉与沟槽上方的硼磷硅玻璃层，形成栅电极接触孔，刻蚀掉部分硼磷硅玻璃层，至P杂质体区，形成源电极接触孔44，其栅电极接触孔的深度根据器件参数设定，如图3H所示，其中，刻蚀方式可以是反应离子刻蚀或等离子刻蚀，刻蚀外延层的厚度要保证穿透整个N杂质源区，一般在0.3um。
[0059]步骤十、向外延层注入高浓度的P杂质注入区43，以减小寄生晶体管的基极电阻，降低闩锁效应，如图31所示；
[0060]步骤十一、在源电极接触孔和栅电极接触孔，以及隔离层的上表面淀积一层金属，形成金属层I，淀积的金属优选为铝硅铜合金，如图3J所示；
[0061 ]步骤十二、设计第三层光掩模，并刻蚀金属层，形成开口 48，将源电极接触孔端的金属层和栅电极接触孔端的金属层分隔开，分别作为源电极和栅电极，如图3K所示；
[0062]步骤十三、衬底层的下端面进行金属化，形成背面金属层，如图3L所示，作为漏电极。
[0063]尽管本发明已进行了一定程度的描述，明显地，在不脱离本发明的精神和范围的条件下，可进行各个条件的适当变化。可以理解，本发明不限于实施方案，而归于权利要求的范围，其包括每个因素的等同替换。
【主权项】
1.一种沟槽式金属氧化物半导体场效应晶体管，其特征在于，包括: 由上到下的金属层、隔离层、氧化层、外延层和衬底层， 所述外延层由该外延层的上表面向下依次设有N杂质源区和P杂质体区，所述P杂质体区内设有P杂质注入区， 所述外延层设有沟槽和源电极接触孔，所述沟槽的底壁和侧壁设有栅氧化层，所述沟槽内填充多晶硅层，所述沟槽的深度小于所述外延层的厚度， 所述源电极接触孔贯穿所述隔离层和所述氧化层、延伸至所述P杂质注入区， 所述金属层包括栅电极金属和源电极金属，所述栅电极金属和所述源电极金属断开， 所述栅电极金属填充所述沟槽上方的栅电极接触孔，用于形成栅电极，所述源电极金属延伸至所述源电极接触孔，用于形成源电极。2.根据权利要求1所述沟槽式金属氧化物半导体场效应晶体管，其特征在于， 所述隔离层为硼磷硅玻璃层。3.根据权利要求2所述沟槽式金属氧化物半导体场效应晶体管，其特征在于， 所述隔离层的厚度为6000埃。4.根据权利要求1所述沟槽式金属氧化物半导体场效应晶体管，其特征在于， 所述金属层为铝硅铜合金。5.根据权利要求1所述沟槽式金属氧化物半导体场效应晶体管，其特征在于， 所述多晶硅层掺杂的杂质浓度数量级为102()αιΓ3。6.根据权利要求1所述沟槽式金属氧化物半导体场效应晶体管，其特征在于， 所述P杂质注入区的浓度大于所述P杂质体区的浓度。7.根据权利要求1所述沟槽式金属氧化物半导体场效应晶体管，其特征在于，还包括: 背面金属层，位于所述衬底层的下端面，所述背面金属层用于形成漏电极。8.一种沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，包括: 步骤SI:在衬底层的表面上依次生长外延层和氧化层； 步骤S2:基于第一光掩膜进行曝光的区域，腐蚀所述外延层和氧化层，形成沟槽； 步骤S3:在所述沟槽的底壁、侧壁及氧化层的上端面依次生长栅氧化层和淀积多晶硅，刻蚀掉所述氧化层的上端面的多晶硅，形成多晶硅层； 步骤S4:对所述外延层进行掺杂，形成P杂质体区、N杂质源区； 步骤S5:淀积隔离层，基于第二光掩膜进行曝光的区域，刻蚀所述沟槽上方的隔离层至预设深度，形成栅电极接触孔，刻蚀隔离层、氧化层至P杂质体区，形成源电极接触孔，并在所述源电极接触孔的下端面形成P杂质注入区； 步骤S6:在所述隔离层的表面淀积金属层，基于第三光掩膜进行曝光的区域，刻蚀金属层，形成源电极和栅电极。9.根据权利要求8所述沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，在步骤S2之后，步骤S3之前，该方法还包括: 在所述沟槽的底壁、侧壁及氧化层的上端面生长牺牲氧化层，再刻蚀掉所述牺牲氧化层。10.根据权利要求8所述沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，在步骤S2中，该方法具体包括: 淀积四乙基原硅酸盐，涂覆胶层，采用所述第一光掩膜进行曝光显影，干法腐蚀所述四乙基原硅酸盐，再腐蚀所述外延层和氧化层，形成沟槽。
【文档编号】H01L29/78GK105870187SQ201610239717
【公开日】2016年8月17日
【申请日】2016年4月18日
【发明人】王新
【申请人】晶科华兴集成电路（深圳）有限公司