鳍式场效应晶体管及其鳍的制造方法
【技术领域】
[0001]本发明属于半导体制造领域，尤其涉及一种鳍式场效应晶体管及其鳍的制造方法。
【背景技术】
[0002]随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
[0003]全耗尽(FulIy-D印Ieted)非平面器件，如FinFET (鳍型场效应晶体管)，是20纳米及以下技术代的理想选择。由于FinFET可以实现对极短沟道中的短沟道效应的有效控制，显著减少沟道中的严重漏电现象，降低期间S因子，减少器件工作电压，实现低压低耗运作。同时，FinFET的导电沟道能够提供更高的导电电流，显著增加器件和电路性能。
[0004]在FinFET的制造工艺中，通常通过刻蚀衬底来形成鳍，然而，受到光刻技术的限制，很难在FinFET工艺中形成集成度高的鳍，难以进一步提高器件的集成度。
【发明内容】
[0005]本发明的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体管及其鳍的制造方法。
[0006]为实现上述目的，本发明的技术方案为:
[0007]—种鳍式场效应晶体管的鳍的制造方法，包括步骤:
[0008]提供衬底；
[0009]在衬底上形成图案化的初始掩膜，该初始掩膜为第一结构；
[0010]形成N次侧墙掩膜，每次形成侧墙掩膜的步骤包括:在第η结构的侧壁上形成第η侧墙掩膜，获得第η+1结构，η从I至N，N > I ;
[0011]选择性地间隔去除上述掩膜；
[0012]以剩余的掩膜为掩蔽，刻蚀衬底以形成鳍。
[0013]可选的，在衬底上形成图案化的初始掩膜的步骤具体包括:
[0014]在衬底上淀积初始掩膜层；
[0015]在初始掩膜层上形成第一图案；
[0016]在第一图案的侧壁上形成侧墙，并去除第一图案；
[0017]以第一图案的侧墙为掩蔽，刻蚀初始掩膜层，以形成图案化的初始掩膜；
[0018]去除第一图案的侧墙。
[0019]可选的，相间隔的掩膜具有相同的材料，并与相邻的掩膜具有刻蚀选择性。
[0020]可选的，初始掩膜为多晶硅，与其相邻的掩膜为氮化硅，在形成初始掩膜之前，还包括步骤:在衬底上形成第一垫氧层。
[0021]可选的，选择性地间隔去除上述掩膜的步骤具体包括:采用湿法腐蚀，选择性地去除初始掩膜及与其间隔的掩膜。
[0022]此外，本发明还提供了一种鳍式场效应晶体管的制造方法，采用上述方法形成鳍。
[0023]本发明的鳍式场效应晶体管及其鳍的制造方法，在形成初始掩膜后，多次在侧壁上形成侧墙掩膜，而后通过选择性刻蚀间隔地去除这些掩膜，从而形成刻蚀鳍的掩膜，这样，可以通过侧墙掩膜的厚度来控制鳍的宽度和间隔，并通过选择性刻蚀形成最终掩膜，易于形成高密度的鳍的掩膜，从而提高鳍的集成度，进而提高器件的集成度。
【附图说明】
[0024]为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1示出了本发明的鳍式场效应晶体管的制造方法的流程图；
[0026]图2-图15为根据本发明实施例制造鳍式场效应晶体管的各个制造过程中的立体结构示意图。
【具体实施方式】
[0027]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0028]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0029]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0030]正如【背景技术】的描述，为了提高鳍的密度，进而提高器件的集成度，本发明提出一种鳍式场效应晶体管的鳍的制造方法，包括步骤:提供衬底；在衬底上形成图案化的初始掩膜，该初始掩膜为第一结构；形成N次侧墙掩膜，每次形成侧墙掩膜的步骤包括:在第η结构的侧壁上形成第η侧墙掩膜，获得第η+1结构，η从I至N，N > I ;选择性地间隔去除上述掩膜；以剩余的掩膜为掩蔽，刻蚀衬底以形成鳍。
[0031]在本发明中，在形成初始掩膜后，多次在侧壁上形成侧墙掩膜，而后通过选择性刻蚀间隔地去除这些掩膜，从而形成刻蚀鳍的掩膜，这样，可以通过侧墙掩膜的厚度来控制鳍的宽度和间隔，并通过选择性刻蚀形成最终掩膜，易于形成高密度的鳍的掩膜，从而提高鳍的集成度，进而提高器件的集成度。
[0032]为了更好的理解本发明的技术方案和技术效果，以下将结合具体的流程示意图图1对具体的实施例进行详细的描述。
[0033]首先，在步骤SOl，提供衬底100，参考图2所示。
[0034]在本发明实施例中，所述衬底为半导体衬底，可以为Si衬底、Ge衬底、SiGe衬底、SOI (绝缘体上娃,Silicon On Insulator)或 GOI (绝缘体上错,Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI (绝缘体上锗硅)等。在本实施例中，所述衬底为体硅衬底。
[0035]接着，在步骤S02，在衬底100上形成图案化的初始掩膜114，该初始掩膜为第一结构200,参考图7所示。
[0036]在本实施例中，具体的，首先，如图2所示，在衬底100上依次淀积第一垫氧层(padoxide) 102、初始掩膜层104、第二垫氧层106、第一图案层108和其上的第一硬掩膜层110，分别可以为氧化硅、氮化硅、氧化硅、多晶硅和氮化硅，第一和第二垫氧层为减小氮化硅与硅之间应力作用。
[0037]接着，在第一硬掩膜层108上旋涂光敏刻蚀剂并将第一硬掩膜层108图案化，并以图案化的第一硬掩膜层108为掩蔽进行第一图案材料108的刻蚀，形成第一图案108，如图3所示。
[0038]而后，在第一图案108的侧壁