一种垂直双扩散金属氧化物半导体场效应晶体管的制作方法

本发明涉及半导体技术领域，特别涉及一种垂直双扩散金属氧化物半导体场效应晶体管。

技术背景

近年来，随着微电子技术的迅猛发展，以及汽车电子、航空航天、工业控制、电力运输等相关领域的迫切需求，发展新型大功率半导体器件越来越多的受到人们关注。垂直双扩散金属氧化物半导体场效应管(VDMOS)因具有开关损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，被越来越广泛地应用在模拟电路和驱动电路中，尤其是高压功率部分。

现有的VDMOS结构包括：半导体衬底；形成在半导体衬底正面的漂移区；依次形成在漂移区表面上的栅氧化层和多晶硅栅极；依次形成在漂移区表面的体区和位于体区内的源区，体区和源区位于多晶硅栅极的两侧；形成在源区表面的源极金属层；形成在半导体衬底背面的漏极金属层。

对于VDMOS器件而言，如何降低其导通电阻，从而减小导通损耗，是研究人员一直以来关注的问题。其中漂移区电阻的减小依赖于漂移区厚度和掺杂浓度的减小，与器件击穿电压对漂移区参数的要求相矛盾。

技术实现要素：

本发明的目的是提供一种垂直双扩散金属氧化物半导体场效应晶体管，不减小击穿电压的情况下，有效减小器件导通电阻，提高开关速度。

为实现上述目的，本发明采用以下技术方案：

一种垂直双扩散金属氧化物半导体场效应晶体管，包括半导体衬底；形成在半导体衬底正面的漂移区；依次形成在漂移区表面上的栅氧化层和多晶硅栅极；依次形成在漂移区表面内的体区和位于体区内的源区，体区和源区位于多晶硅栅极的两侧；形成在源区表面的源极；形成在半导体衬底背面的漏极，导电类型与源区相同的半导体导电增强区形成在栅氧化层对着的体区内部，且所述导电增强区与体区所能形成的整个pn结耗尽层也在体区内部，同时绝缘介质区形成在源区远离栅氧化层一侧，形成在所述源区上表面的源极也形成在绝缘介质区上表面以及远离栅氧化层的绝缘介质区的一侧表面。

可选的，所述导电增强区掺杂浓度大于漂移区掺杂浓度。

可选的，所述导电增强区与栅氧化层接触。

可选的，所述导电增强区与栅氧化层不接触。

可选的，所述源极与源区、绝缘介质区以及体区相连。

可选的，所述源极只与源区以及绝缘介质区相连。

可选的，所述绝缘介质区下表面延伸至漂移区内。

可选的，所述半导体衬底材料为硅。

可选的，所述绝缘介质区材料为氧化硅、氮化硅或氮氧化硅。

可选的，所述半导体衬底和漂移区为n型半导体，体区为p型半导体，源区为n型半导体。

相对于现有技术，本发明具有以下优点：

本发明垂直双扩散金属氧化物半导体场效应晶体管，通过在体区部设置导电类型与源区相同的半导体导电增强区，使得截止状态下，导电增强区在体区内形成pn结，增加源漏之间的击穿的电压，导通状态下体区内形成反型层，原pn结消失或减弱，导电增强区内的载流子流入体区，增加导电沟道的载流子浓度，从而降低器件的导通电阻；

同时绝缘介质区形成在源区远离栅氧化层一侧，形成在所述源区上表面的源极也形成在绝缘介质区上表面以及远离栅氧化层的绝缘介质区的一侧表面，导通状态下，源极处于低电位，使得与绝缘介质区接触的源区在绝缘介质区一侧耗尽甚至形成反型层，电子被趋向导电沟道一侧，进一步增加导电沟道的载流子浓度，从而进一步降低器件的导通电阻；

本发明未依靠调节漂移区厚度和掺杂浓度来减小导通电阻，也未因此而影响器件击穿电压；

因此，发明在不减小击穿电压的情况下，有效减小器件导通电阻，提高开关速度。

附图说明

图1为本发明第一实施例的场效应管剖面结构示意图；

图2为本发明第二实施例的场效应管剖面结构示意图；

图3为本发明第三实施例的场效应管剖面结构示意图；

图4为本发明第四实施例的场效应管剖面结构示意图。

具体实施方式

为了更好地理解本发明，下面结合附图以及实施例对本发明作进一步介绍，实施例仅限于解释本发明，并不对本发明构成任何限定。

第一实施例

如图1所示，本实施例场效应管，包括半导体衬底10；形成在半导体衬底正面的漂移区20；依次形成在漂移区20表面上的栅氧化层30和多晶硅栅极40；依次形成在漂移区20表面内的体区50和位于体区50内的源区60，体区50和源区60位于多晶硅栅极40的两侧；形成在源区60表面的源极70；形成在半导体衬底10背面的漏极80，导电类型与源区60相同的半导体导电增强区61形成在栅氧化层30对着的体区50内部，且所述导电增强区61与体区50所能形成的整个pn结耗尽层也在体区50内部，同时绝缘介质区90形成在源区60远离栅氧化层30一侧，形成在所述源区60上表面的源极70也形成在绝缘介质区90上表面以及远离栅氧化层30的绝缘介质区90的一侧表面,所述源极70与源区60、绝缘介质区90以及体区50相连。

本实施例所述衬底10为高掺杂浓度的n型硅衬底，漂移区20为低掺杂浓度的n型硅外延层。

所述导电增强区61掺杂浓度大于漂移区20掺杂浓度，导通状态下体区50内形成反型层，原pn结消失或减弱，导电增强区61内的载流子流入体区50，增加导电沟道的载流子浓度，从而降低器件的导通电阻，导电增强区61掺杂浓度大可更多地增加导电沟道的载流子浓度，截止状态下，导电增强区61在体区50内与导电类型不同的体50形成pn结，增加源漏之间的击穿的电压，本实施例所述导电增强区与栅氧化层接触。

本实施例绝缘介质区90材料可为氧化硅、氮化硅或氮氧化硅。绝缘介质区90两侧分别与导电的源极70以及源区60相连，形成电容结构，导通状态下，源极70处于低电位，源区60与漂移区20通过导电沟道导通，使得与绝缘介质区90接触的源区60在绝缘介质区90一侧耗尽甚至形成反型层，电子被趋向导电沟道一侧，进一步增加导电沟道的载流子浓度，从而进一步降低器件的导通电阻。

本实施例未依靠调节漂移区20厚度和掺杂浓度来减小导通电阻，也未因此而影响器件击穿电压。

因此，本实施例在不减小击穿电压的情况下，有效减小器件导通电阻，提高开关速度。

第二实施例

如图2所示，本实施例提供本发明另外一种灵活的变化结构，与第一实施例的区别为导电增强区61与栅氧化层30未接触，可以降低导电增强区61制造过程中的工艺要求。第三实施例

如图3所示，本实施例提供本发明另外一种灵活的变化结构，与第一实施例的区别为所述源极70只与源区60以及绝缘介质区90相连,可以降低源极70制造过程中的工艺要求。

第四实施例

如图4所示，本实施例与第三实施例的区别在于，所述绝缘介质区90下表面延伸至漂移区20内,当多晶硅栅极40电压低于阈值电压时，器件处于截止状态，绝缘介质区90延伸至漂移区20内可增大源漏之间的电阻，进而增强漏源之间的击穿电压。