具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
【专利摘要】本发明提出一种具有SiGeSn源漏的鳍式场效应晶体管及其形成方法。其中该方法包括以下步骤：提供衬底；在衬底之上形成SiGe鳍形结构；在SiGe鳍形结构之上形成栅堆叠或假栅；在栅堆叠或假栅两侧形成源区和漏区的开口，在开口位置露出SiGe鳍形结构；向SiGe鳍形结构注入含有Sn元素的原子、分子、离子或等离子体，在开口位置形成SiGeSn层。本发明的鳍式场效应晶体管形成方法能够形成具有SiGeSn源漏的FinFET，其SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
【专利说明】具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，具体涉及一种具有SiGeSn源漏的鳍式场效应晶体管及其形成方法。
【背景技术】
[0002]金属-氧化物-半导体场效应晶体管（MOSFET)已经为集成电路行业服务了四十多年。人们发明了各种各样的巧妙技术使其特征尺寸不断缩小，但是并没有改变它的基本结构。然而，集成电路设计窗口，包括性能、动态功耗、静态功耗和器件容差，已经缩小到不得不需要发明一种新的晶体管结构的地步。随着栅长的不断缩小，MOSFET的转移特性(Ids-Vgs)发生退化，主要表现在两个方面。一是亚阈值斜率变大和阈值电压降低，也就是说，通过降低栅电极电压Vgs不能使得MOS器件关断得很好。另一方面是，亚阈值斜率和阈值电压均对栅长的变化特别敏感，也就是说，MOS器件的工艺容差变得非常差，该现象被称为短沟道效应。
[0003]一方面为了有效地抑制短沟道效应，研究人员提出了一种器件结构，该器件结构使得半导体沟道仅仅存在于非常靠近栅的地方，能够消除远离栅的所有漏电通道。由于此时该半导体沟道足够地薄，其形状看起来像一条鱼的鳍（Fin)，因而研究人员形象地称其为鳍式场效应晶体管（FinFET)。FinFET器件可以大幅增强栅对沟道的控制能力，有效地抑制了短沟道效应，使其具有驱动电流大、关态电流小、器件开关比闻、成本低、晶体管密度闻等优点。Fin的材料可以采用廉价的体Si衬底或绝缘体上硅衬底（SOI)来加工。
[0004]另一方面，随着器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采用更高迁移率的沟道材料。目前研究的主要技术方案为：采用Ge或SiGe材料做PM0SFET器件的沟道材料，III-V化合物半导体材料为NM0SFET器件的沟道材料。Ge具有四倍于Si的空穴迁移率，随着研究的不断深入，Ge和SiGe沟道MOSFET中的技术难点逐一被攻克。在Ge或SiGe的MOSFET器件中，为了在Ge或SiGe沟道中引入单轴压应变，可以在源漏区域填充应变Ge1ISnx (GeSn)合金，这样通过源漏的应变SiGeSn可以在沟道中引入单轴压应变，大幅度提升Ge或SiGe沟道的性能，当沟道长度在纳米尺度时，其性能提升尤为明显。与Ge相兼容的GeSn合金是一种IV族半导体材料，且与硅的互补金属氧化物半导体（CMOS)工艺具有良好的兼容性。然而，直接生长高质量高Sn含量的GeSn合金非常困难。首先，Sn在Ge中的平衡固溶度小于1% (约为
O.3%);其次，Sn的表面能比Ge小，非常容易发生表面分凝；再次，Ge和α -Sn具有很大的晶格失配（14. 7%)。为了抑制Sn的表面分凝，提高Sn的含量，可在材料生长时掺入一定量的Si，形成SiGeSn层。Si的晶格常数比Ge小，而Sn的晶格常数比Ge大，通过在GeSn合金中掺入Si,可以提高GeSn合金的稳定性。
[0005]在生长SiGeSn材料时，通常采用的方法为分子束外延（ΜΒΕ)。其中，现有的MBE工艺生长SiGeSn材料的过程为：先在衬底上外延生长一层SiGe缓冲层，再外延SiGeSn薄膜。该方法可得到晶体质量较好的SiGeSn薄膜，但设备昂贵，生长过程较为费时，成本较高，在大规模生产中将受到一定限制。也有人采用化学气相淀积（CVD)工艺生长SiGeSn薄膜，但制得的SiGeSn薄膜质量较差，热稳定性不佳，Sn易分凝，也不适用于半导体器件。并且，在FinFET结构中，一般需要采用选区形成的方法在源漏区形成SiGeSn，理论上可以采用化学气相淀积来选择性生长SiGeSn薄膜，而目前该方法在非选择性生长SiGeSn合金时的热稳定性不佳，Sn易分凝，其选择性生长工艺尚不成熟，成本也较高。
【发明内容】
[0006]本发明旨在至少在一定程度上解决上述FinFET源漏中难以形成质量好的SiGeSn薄膜、生产成本高的问题。为此，本发明的目的在于提出一种简单易行且成本低的具有SiGeSn源漏的鳍式场效应晶体管及其形成方法。
[0007]为实现上述目的，根据本发明实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法可以包括以下步骤：提供衬底；在所述衬底之上形成SiGe鳍形结构；在所述SiGe鳍形结构之上形成栅堆叠或假栅；在所述栅堆叠或假栅两侧形成源区和漏区的开口，在所述开口位置露出所述SiGe鳍形结构；向所述SiGe鳍形结构注入含有Sn元素的原子、分子、离子或等离子体，以在所述开口位置形成SiGeSn层。
[0008]根据本发明实施例的方法能够形成具有SiGeSn源漏的FinFET，其SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
[0009]可选地，根据本发明实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法还具有如下技术特征：
[0010]在本发明的一个示例中，还包括：在形成所述源区和漏区的开口之前，在所述栅堆叠或假栅两侧形成栅侧墙。
[0011]在本发明的一个示例中，还包括：在形成所述SiGeSn层之后，去除所述假栅，在所述假栅区域形成栅堆叠。
[0012]在本发明的一个示例中，所述衬底为Si衬底、Ge衬底、绝缘体上Si衬底、绝缘体上Ge衬底、绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底。
[0013]在本发明的一个示例中，通过选择性外延工艺在所述衬底之上形成所述SiGe鳍形结构。
[0014]在本发明的一个示例中，通过光刻和刻蚀工艺在所述衬底之上形成所述SiGe鳍形结构，其中，所述衬底表层为SiGe材料。
[0015]在本发明的一个示例中，所述表层为SiGe材料的衬底为绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底。
[0016]在本发明的一个示例中，所述注入的方法包括离子注入。
[0017]在本发明的一个示例中，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
[0018]在本发明的一个示例中，所述注入的方法包括磁控溅射。
[0019]在本发明的一个示例中，采用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
[0020]在本发明的一个示例中，还包括，去除所述磁控溅射在所述SiGeSn层之上形成的Sn薄膜。
[0021]在本发明的一个示例中，利用对SiGeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn薄膜。
[0022]在本发明的一个示例中，所述注入的过程中对所述衬底加热，加热温度为100-600。。。
[0023]在本发明的一个示例中，还包括，在所述注入之后，对所述SiGeSn层退火，退火温度为 100-600°C。
[0024]在本发明的一个示例中，所述SiGeSn层为应变SiGeSn层。
[0025]在本发明的一个示例中，所述应变SiGeSn层的厚度为O. 5-lOOnm。
[0026]在本发明的一个不例中，所述应变SiGeSn层中Sn的原子百分含量小于20%。。
[0027]为实现上述目的，根据本发明实施例的具有SiGeSn源漏的鳍式场效应晶体管，包括：衬底；形成在衬底之上的SiGe鳍形沟道区；形成在所述SiGe鳍形沟道区之上的栅堆叠结构；以及形成在所述SiGe鳍形沟道区两侧的SiGeSn源和漏。
[0028]根据本发明实施例的具有SiGeSn源漏的鳍式场效应晶体管，具有电学性能好的优点。
[0029]本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【专利附图】
【附图说明】
[0030]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0031]图I是本发明第一实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法的流程图；
[0032]图2至图5b是图I所示的形成方法的具体过程示意图；
[0033]图6是本发明第二实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法的流程图；
[0034]图7至图Ilb是图6所示的形成方法的具体过程示意图。
【具体实施方式】
[0035]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0036]在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0037]根据本发明第一实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法可以采用先栅工艺，如图I所示，可以包括如下步骤：
[0038]Sll.提供衬底。
[0039]具体地，该衬底可以为Si衬底、Ge衬底、绝缘体上Si衬底、绝缘体上Ge衬底、绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底等等。
[0040]S12.在衬底之上形成SiGe鳍形结构。
[0041]具体地，在衬底00之上形成SiGe鳍形结构10，参考图2。
[0042]在本发明的一个实施例中，可以通过选择性外延工艺在衬底00之上形成SiGe鳍形结构10。这时，SiGe鳍形结构10并非衬底00原先具有的，而是在后外延出来的，因此衬底00的选择范围较宽，可以为Si衬底、Ge衬底、绝缘体上Si衬底、绝缘体上Ge衬底、绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底等等。
[0043]在本发明的另一个实施例中，可以通过光刻和刻蚀工艺在衬底00之上形成SiGe鳍形结构10，其中，衬底00是表层为SiGe材料的衬底。这时，SiGe鳍形结构10是衬底00原先具有的，而非后形成的，因此衬底00的选择范围较窄，可以为绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底等等。
[0044]S13.在SiGe鳍形结构之上形成栅堆叠。
[0045]具体地，在SiGe鳍形结构10之上依次沉积栅介质材料和栅极材料，通过光刻和刻蚀工艺形成图形化的、包括栅介质层20a和栅极层20b的栅堆叠20。参考图3a和图3b，其中图3a为立体示意图，图3b为沿沟道方向的剖面图。
[0046]S14.在栅堆叠两侧形成源区和漏区的开口，在开口位置露出SiGe鳍形结构。
[0047]优选地，可进一步在栅堆叠20两侧形成栅侧墙30，以限定出源区和漏区的开口。该栅侧墙30可起到降低器件漏电的作用。具体过程为：在上述步骤之后，先沉积栅侧墙所需的介质材料，然后通过合适的干法刻蚀工艺，在图形化的栅堆叠两侧形成栅侧墙30，同时在源区和漏区的上方形成开口，在开口位置露出SiGe鳍形结构10。参考图4a和图4b，其中图4a为立体示意图，图4b为沿沟道方向的剖面图。
[0048]S15.向SiGe鳍形结构注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成SiGeSn层。
[0049]具体地，可以向SiGe鳍形结构10注入含有Sn元素的原子、分子、离子或等离子体，将开口位置暴露出的SiGe鳍形结构10的表层或全部转变为目标SiGeSn层40。该SiGeSn层40用做FinFET的源漏。参考图5a和图5b，其中图5a为立体示意图，图5b为沿沟道方向的剖面图。
[0050]根据本发明第一实施例的FinFET的形成方法，可以得到SiGeSn为源漏区的鳍形场效应晶体管，并且源漏区的SiGeSn层厚度较薄、质量较好，该方法具有简单易行、成本低的优点。
[0051]根据本发明第二实施例的具有SiGeSn源漏的鳍式场效应晶体管的形成方法可以采用后栅工艺，如图6所示，可以包括如下步骤：
[0052]S21.提供衬底。
[0053]具体地，该衬底可以为Si衬底、Ge衬底、绝缘体上Si衬底、绝缘体上Ge衬底、绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底等等。
[0054]S22.在衬底之上形成SiGe鳍形结构。[0055]具体地，在衬底00之上形成SiGe鳍形结构10，参考图7。
[0056]在本发明的一个实施例中，可以通过选择性外延工艺在衬底00之上形成SiGe鳍形结构10。这时，SiGe鳍形结构10并非衬底00原先具有的，而是在后外延出来的，因此衬底00的选择范围较宽，可以为Si衬底、Ge衬底、绝缘体上Si衬底、绝缘体上Ge衬底、绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底等等。
[0057]在本发明的另一个实施例中，可以通过光刻和刻蚀工艺在衬底00之上形成SiGe鳍形结构10，其中，衬底00是表层为SiGe材料的衬底。这时，SiGe鳍形结构10是衬底00原先具有的，而非后形成的，因此衬底00的选择范围较窄，可以为绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底等等。
[0058]S23.在SiGe鳍形结构之上形成假栅。
[0059]具体地，在SiGe鳍形结构10的预设栅堆叠的区域之上形成假栅50。参考图8a和图8b，其中图8a为立体示意图，图8b为沿沟道方向的剖面图。
[0060]S24.在假栅两侧形成源区和漏区的开口，在开口位置露出SiGe鳍形结构。
[0061]具体地，可进一步在假栅50两侧形成栅侧墙30，以限定出源区和漏区的开口。该栅侧墙30可起到降低器件漏电的作用。具体过程为：在上述步骤之后，先沉积栅侧墙所需的介质材料，一般采用与假栅材料不一样的介质材料，然后通过合适的干法刻蚀工艺，在图形化的假栅50两侧形成栅侧墙30，同时在源区和漏区的上方形成开口，并在开口位置露出SiGe鳍形结构10。参考图9a和图％，其中图9a为立体示意图，图9b为沿沟道方向的剖面图。
[0062]S25.向SiGe鳍形结构注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成SiGeSn层。
[0063]具体地，可以向SiGe鳍形结构10注入含有Sn元素的原子、分子、离子或等离子体，将开口位置暴露出的SiGe鳍形结构10的表层或全部转变为目标SiGeSn层40。该SiGeSn层40用做FinFET的源漏。参考图IOa和图10b，其中图IOa为立体示意图，图IOb为沿沟道方向的剖面图。
[0064]S26.去除假栅，在假栅区域形成栅堆叠。
[0065]具体地，可以通过湿化学腐蚀或者干法刻蚀和湿化学腐蚀相结合去除假栅50，并依次沉积栅介质材料和栅极材料，然后通过光刻和刻蚀工艺，以形成图形化的、包括栅介质层20a和栅极层20b的栅堆叠20。至此，形成了具有SiGeSn源漏区的FinFET。参考图Ila和图11b，其中图Ila为立体示意图，图Ilb为沿沟道方向的剖面图。
[0066]根据本发明第二实施例的FinFET的形成方法，同样可以得到SiGeSn为源漏区的鳍形场效应晶体管，并且源漏区的SiGeSn层厚度较薄、质量较好，该方法具有简单易行、成本低的优点。
[0067]根据本发明上述两个实施例的FinFET的形成方法中，通过利用注入工艺对原有的Ge层进行表面改性。即将含有Sn元素的原子、分子、离子或等离子体注入到原有的Ge层中，通过控制合适的温度和注入剂量，使注入的Sn元素不明显扩散，就可以使得晶格中的Sn原子不会聚集形成Sn的沉淀物，保持SiGeSn合金的亚稳态而不发生分凝，这样可以得到厚度较薄、质量较好的SiGeSn层，具有简单易行、成本低的优点。而已有的SiGeSn形成方法中，MBE方法需要昂贵的设备且需要超高真空，工艺复杂且成本高；CVD方法还不完全成熟，因为生长温度高，所以处于亚稳态的SiGeSn经常发生Sn元素的分凝，从而影响SiGeSn层的晶体质量，且其设备和气源较为昂贵，因而成本也较高。
[0068]需要说明的是，在注入工艺过程中，原有的SiGe鳍形结构可以仅有表层部分变化为SiGeSn层，也可以全部变化为SiGeSn层。具体地，当FinFET的源漏需要形成较厚的SiGeSn层时，可以注入含有Sn元素的离子或等离子体。离子和等离子体能量高，可以注入达到一定深度。当FinFET的源漏需要形成较薄的SiGeSn层时,不仅注入离子或等离子体可以形成SiGeSn层，注入Sn原子或含有Sn元素的分子也可以形成SiGeSn层。
[0069]在本发明的一个示例中，注入的方法可以采用离子注入，S卩：将具有一定能量的、含有Sn元素的离子束(包括Sn离子或含Sn元素的等离子体）入射到Ge层中去，并停留在Ge层中，使Ge层部分或全部转换为SiGeSn合金。通过改变离子束的能量来改变注入的深度，离子束能量越高，则注入越深。在注入过程中，可以采用变化的电压来获得变化的离子束能量，从而使Sn元素在一定范围内较为均匀地分布。具体地，除常规的离子注入外，离子注入还包括等离子体源离子注入和等离子体浸没离子注入，即等离子体基离子注入。在等离子体基离子注入时，Ge层湮没在含有Sn元素的等离子体中，含Sn元素的正离子在电场作用下被加速，射向Ge层表面并注入到Ge层中。通过等离子体基离子注入，可以很容易达到很高的注入剂量，即很容易获得1%?20%的Sn含量的SiGeSn层，生产效率很高，成本也很低，且受表面形状的影响小，即非平面的Ge表面也可以实现均匀地注入。其中，等离子体浸没离子注入为一种优选的注入方式，因等离子体浸没离子注入受衬底形状的影响小，注入更均匀，在SiGe鳍形结构10这种非平面结构上注入可以获得各个部位较为均匀注入的效果，使得整个源漏区较为均匀地形成SiGeSn薄膜，从而可以最大幅度地提升沟道的电学性能。离子注入可以形成较厚的SiGeSn层,注入能量越高，SiGeSn层越厚。优选地，SiGeSn层的厚度为O. 5-100nm。
[0070]在本发明的一个示例中，注入的方法可以采用磁控溅射。磁控溅射时，Ar离子在电场作用下加速飞向阴极Sn靶或含Sn的靶材，并以高能量轰击靶表面，使靶材发生溅射。溅射粒子主要是原子，还有少量离子。通过调整电场电压，真空度等工艺参数，使溅射粒子具有较高的能量，并以较高的速度射向Ge层，部分粒子可以注入到Ge层中并形成亚稳态的SiGeSn合金。可选地，在利用磁控溅射向Ge层注入的过程中，在衬底上加载负偏压，比如-40?-120V，这样可以使溅射出的部分粒子具有更高能量，有利于粒子注入到Ge表层的更深处，例如可以深至若干纳米。需要说明的是，由于磁控溅射时溅射出的材料较多，通常会在形成SiGeSn层之后进一步形成Sn薄膜。因此在磁控溅射之后，还需要去除磁控溅射在SiGeSn层之上形成的Sn薄膜。例如，可以利用对SiGeSn和、Sn具有高腐蚀选择比的溶液清洗以去除Sn薄膜以及露出SiGeSn层。常见的清洗溶液包括稀盐酸、稀硫酸、稀硝酸。清洗后保留下来的SiGeSn层的厚度为O. 5_20nm，优选地，该SiGeSn层厚度为O. 5-lOnm。
[0071]在本发明的一个示例中，在注入工艺中加热温度可控制在100-600°C之间，优选150-450°C。在该温度范围下得到的薄膜质量更好。温度过低，注入带来的损伤不能修复，SiGeSn层的质量较差；温度过高，将使得SiGeSn层中的Sn扩散严重，而Sn在Ge中的固溶度很低(平衡态下为原子百分比O. 3%)，SiGeSn层中的Sn容易析出形成Sn沉淀物。
[0072]在本发明的一个示例中，在形成SiGeSn层之后还可以通过退火处理来强化该SiGeSn层。退火的温度范围为100-600°C，优选150_450°C。温度过低，注入带来的损伤不能修复，SiGeSn层的质量较差；温度过高，将使得SiGeSn层中的Sn扩散严重，而Sn在Ge中的固溶度很低，SiGeSn中的Sn容易析出形成Sn沉淀物。需要指出的是，如果采用先栅工艺，其中的栅介质可能不能承受450°C以上的高温，此时，注入工艺中的加热温度和退火处理温度可以控制在400°C以下。
[0073]在本发明的一个示例中，SiGeSn层为应变SiGeSn层。应变SiGeSn层的厚度为
0.5-100nm。优选为10_40nm。应变SiGeSn层中Sn的原子百分含量小于20%。需要说明的是，完全应变的SiGeSn层中Sn含量越高，其应变度越大，相应地其厚度应降低到弛豫的临界厚度以下，才能保持完全应变。应变SiGeSn层中Sn含量越高，则其临界厚度越薄。SiGe上SiGeSn的应变度与SiGe层本身的Ge含量和应变度有关。当Sn含量小于20%时，完全应变的SiGeSn的应变度大约在0_4%的范围内。当SiGeSn层的应变度为1.5%时，此时应变SiGeSn层的临界厚度约30nm，亦即此时FinFET源漏区的SiGeSn厚度不宜超过30nm ;而当应变度为0.8%时，其临界厚度可以达到IOOnm以上，说明此时FinFET源漏区的SiGeSn厚度可以达到IOOnm而SiGeSn层仍保持完全应变。
[0074]需要进一步说明的是，当SiGeSn层为应变SiGeSn层时，注入工艺中加热温度和退火工艺中退火温度的高低需要与应变SiGeSn层的材料性质匹配。例如常见FinFET半导体器件中需要10-15%Sn含量的应变SiGeSn层，通过加入Si，10-15%的SiGeSn层在450°C下基本是稳定的，所以该Sn含量下上述注入工艺中衬底温度和退火工艺中退火温度需要不超过450°C。
[0075]本发明还提出了一种具有SiGeSn源漏的鳍式场效应晶体管，由上述公开的任一种方法形成，包括:衬底；形成在衬底之上的SiGe鳍形沟道区；形成在所述SiGe鳍形沟道区之上的栅堆叠结构；以及形成在所述SiGe鳍形沟道区两侧的SiGeSn源和漏。该鳍式场效应晶体管的源漏区具有厚度较薄、质量较好的SiGeSn层，具有电学性能好、成本低的优点。
[0076]需要说明的是，该具有SiGeSn源漏的鳍式场效应晶体管可以通过上文公开的任一种方法形成，但不限于此。
[0077]为使本领域技术人员更好地理解本发明，阐述具体实施例如下:
[0078]首先，准备Si衬底，并依次采用丙酮、无水乙醇、去离子水及氢氟酸清洗备用。
[0079]其次，通过选择性外延工艺在Si衬底之上形成SiGe鳍形结构。具体地，可在Si衬底上先沉积氮化硅掩膜，然后通过光刻和刻蚀工艺，在掩膜中形成开口，通过选择性外延工艺，在Si衬底顶表面的开口位置选择性外延生长SiGe鳍形结构，控制SiGe鳍形结构的厚度，使SiGe鳍形结构厚度大于掩膜层厚度并形成呈鳍形的结构。
[0080]接着，在SiGe鳍形结构之上依此沉积栅介质材料Η--2和栅极材料TaN/TiAl/TiN，然后通过光刻和刻蚀工艺，得到了图形化的Hf02/TaN/TiAl/TiN栅堆叠，并在源区和漏区上方形成开口。
[0081]然后，沉积栅侧墙材料，可以用氮化硅作为栅侧墙材料，通过干法刻蚀工艺，在栅堆叠两侧形成栅侧墙，并在源区和漏区上方形成开口，在开口位置露出SiGe鳍形结构。此时的开口尺寸比没有栅侧墙时的开口尺寸要小。
[0082]最后，采用等离子体浸没离子注入工艺，向衬底中注入含有Sn元素的等离子体，此时衬底加热温度为100-200°C，注入电压为10-25KeV，注入剂量约为5X1016/cm2。注入完成后，即在源和漏开口处的SiGe鳍形结构表层形成了 15-30nm厚的应变SiGeSn层，Sn含量约为8%。进一步，通过离子注入，可形成重掺杂的源和漏结构。对离子注入完成的衬底进行退火处理，退火温度为200-300°C，以进一步强化SiGeSn层。
[0083]此时，获得了源区和漏区为SiGeSn材料的FinFET器件。
[0084]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0085]尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
【权利要求】
1.一种具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，包括以下步骤: 提供衬底； 在所述衬底之上形成SiGe鳍形结构； 在所述SiGe鳍形结构之上形成栅堆叠或假栅； 在所述栅堆叠或假栅两侧形成源区和漏区的开口，在所述开口位置露出所述SiGe鳍形结构； 向所述SiGe鳍形结构注入含有Sn元素的原子、分子、离子或等离子体，以在所述开口位置形成SiGeSn层。
2.如权利要求1所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，还包括: 在形成所述源区和漏区的开口之前，在所述栅堆叠或假栅两侧形成栅侧墙。
3.如权利要求1或2所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，还包括: 在形成所述SiGeSn层之后，去除所述假栅，在所述假栅区域形成栅堆叠。
4.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于,所述衬底为Si衬底、Ge衬底、绝缘体上Si衬底、绝缘体上Ge衬底、绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬底。
5.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，通过选择性外延工艺在所述衬底之上形成所述SiGe鳍形结构。
6.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，通过光刻和刻蚀工艺在所述衬底之上形成所述SiGe鳍形结构，其中，所述衬底表层为SiGe材料。
7.如权利要求6所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述表层为SiGe材料的衬底为绝缘体上SiGe衬底、具有SiGe表面的Si衬底或Ge衬
。
8.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述注入的方法包括离子注入。
9.如权利要求8所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
10.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述注入的方法包括磁控溅射。
11.如权利要求10所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，采用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
12.如权利要求10或11所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，还包括，去除所述磁控溅射在所述SiGeSn层之上形成的Sn薄膜。
13.如权利要求12所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，利用对SiGeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn薄膜。
14.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述注入的过程中对所述衬底加热，加热温度为100-600°C。
15.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，还包括，在所述注入之后，对所述SiGeSn层退火，退火温度为100-600°C。
16.如权利要求1-3任一项所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述SiGeSn层为应变SiGeSn层。
17.如权利要求16所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述应变SiGeSn层的厚度为0.5-100nm。
18.如权利要求16所述的具有SiGeSn源漏的鳍式场效应晶体管的形成方法，其特征在于，所述应变SiGeSn层中Sn的原子百分含量小于20%。
19.一种具有SiGeSn源漏的鳍式场效应晶体管，其特征在于，包括: 衬底； 形成在衬底之上的SiGe鳍形沟道区； 形成在所述SiGe鳍形沟道区之上的栅堆叠结构；以及 形成在所述SiGe鳍形沟道区两侧的SiGeSn源和漏。
【文档编号】H01L29/78GK103840005SQ201410063293
【公开日】2014年6月4日 申请日期:2014年2月25日 优先权日:2014年2月25日
【发明者】王敬, 肖磊, 赵梅, 梁仁荣, 许军 申请人:清华大学