一种新型鳍式场效应晶体管及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其制作方法。

技术背景

晶体管是集成电路中关键的元件。为了满足晶体管更快速的需求，需要较高的驱动电流。另外，由于晶体管的驱动电流正比于晶体管的栅极宽度，为了提高驱动电流，需要较大的栅极宽度。

鳍式场效应晶体管具有一从基底突出的狭窄半导体材料有源区域作为鳍部，此鳍部包括两端的源区与漏区，栅极结构包括栅介质层以及位于栅介质层上的栅电极，栅极结构横跨源区与漏区之间的鳍部，与其上表面以及两侧接触形成导电沟道，相当于增加了栅极宽度，有效增加了驱动电流，改善了器件性能。随着现有相关技术的进步，器件的特征尺寸进一步下降，需进一步改善工艺，进一步增加驱动电流。

技术实现要素：

本发明的目的是提供一种新型鳍式场效应晶体管的制作方法，提高晶体管驱动电流，改善晶体管性能。

本发明的另一目的是提供上述方法制作的鳍式场效应晶体管。

为实现上述目的，本发明采用如下技术方案：

一种新型鳍式场效应晶体管的制作方法，包括以下步骤：

(1)提供基底，并在所述基底上形成一半导体凸出结构；

(2)制作并通过第一掩膜版刻蚀所述半导体凸出结构，形成上表面呈凸齿结构的鳍部，所述凸齿结构凸起部分为齿部；

(3)在未被第一掩膜版覆盖的鳍部表面沉积与鳍部晶格常数不同迁移率增强区；

(4)制作第二掩膜版，第二掩膜版覆盖鳍部中间，同时以第一掩膜版以及第二掩膜版为掩膜，向所述鳍部两端掺杂杂质，形成源区以及漏区，并去除第二掩膜版以及第一掩膜版；

(5)制作覆盖源区以及漏区的第三掩膜版，所述第三掩膜版两端开口边缘投影在未被掺杂的中间的鳍部上，通过第三掩膜版形成嵌入所述鳍部的凸齿结构内的栅极结构，并去除第三掩膜版。

优选地，所述基底为硅(Si)或者绝缘体上硅(SOI)。

优选地，所述迁移率增强区为硅锗(GeSi)或碳化硅(SiC)。

优选地，第(3)步采用外延生长法沉积迁移率增强区。

优选地，第(4)步掺杂杂质采用离子注入掺杂。

优选地，第(4)步离子注入掺杂时，注入方向不与第一掩膜版垂直。

优选地，第(4)步离子注入掺杂时，先偏向源区或漏区方向成一定角度注入，再偏向相反的方向成一定角度注入。

优选地，第(5)步所述第三掩膜版两端开口边缘在未被掺杂的中间的鳍部上的齿部上。

优选地，第(5)步所述第三掩膜版两端开口边缘在未被掺杂的中间的鳍部上的齿部中央上。

一种新型鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部两端形成源区和漏区；横跨所述源区和漏区中间的鳍部上表面以及两侧的栅极结构，所述鳍部上表面呈凸齿结构，所述凸齿结构凸起部分为齿部，所述鳍部上表面两齿部之间存在迁移率增强区，所述源区以及漏区在齿部顶端无掺杂，所述栅极结构嵌入所述鳍部的凸齿结构内。

相对于现有技术，本发明具有以下有益效果：

本发明鳍式场效应晶体管制作方法第一掩膜版首先做掩膜形成上表面呈凸齿结构的鳍部，其次作为迁移率增强区形成过程的掩膜，再次作为杂质掺杂的部分掩膜，实现了第一掩膜版的多次有效利用，使得工艺流程简单易实现，节约工艺成本。

本发明制作的晶体管，所述鳍部上表面呈凸齿结构，所述鳍部上表面两齿部之间形成晶格常数不同于鳍部的迁移率增强区，引入压应力或拉应力，增加对鳍部载流子的迁移率，提高晶体管导通时的导通电流；所述栅极结构嵌入所述鳍部的凸齿结构内，增加了栅极宽度，进一步提高晶体管的驱动电流；此外，源区以及漏区在齿部顶端无掺杂，增加源区以及漏区表面电阻，减小栅极与源区以及漏区的漏电流，进一步优化晶体管性能。

附图说明

图1-图5为本发明实施例制作过程结构示意图；

图6为本发明实施例整体结构示意图；

图7为本发明实施例栅极结构局部示意图。

具体实施方式

下面结合附图以及实施例对本发明进行介绍，实施例仅用于对本发明进行解释，并不对本发明有任何限定作用。

图1-图5为本发明实施例制作过程各步骤结构示意图，如图所示，新型鳍式场效应晶体管的制作方法，包括以下步骤：

(1)如图1，提供基底100，并在所述基底上形成一半导体凸出结构201；

基底100材料可为绝缘体上硅(SOI)，此时所述SOI的顶层硅层用于形成所述凸出结构201；基底100材料也可为硅(Si)、锗(Ge)、硅锗(GeSi)或者碳化硅(SiC)等半导体衬底，此时所述凸出结构201通过对上述半导体衬底刻蚀后形成，在凸出结构201两侧的半导体衬底上形成表面低于凸出结构201的绝缘介质层；基底100材料也可为氧化硅等绝缘衬底，此时所述凸出结构201通过外延工艺形成，鳍部200材料可为硅(Si)、锗(Ge)、硅锗(GeSi)或者碳化硅(SiC)，本发明实施例优选基底为硅(Si)或者绝缘体上硅(SOI)，附图以绝缘体上硅(SOI)为例。

(2)如图2，制作并通过第一掩膜版10刻蚀所述半导体凸出结构201，形成上表面呈凸齿结构的鳍部200，所述凸齿结构凸起部分为齿部210；

第一掩膜版10首先做掩膜形成上表面呈凸齿结构的鳍部200。

(3)如图3，在未被第一掩膜版10覆盖的鳍部200表面沉积与鳍部200晶格常数不同的迁移率增强区300；

本发明实施例未被第一掩膜版10覆盖部分，刻蚀形成的两个齿部210之间的凹槽的槽壁以及槽底漏出鳍部200半导体材料，可采用外延生长沉积迁移率增强区300，实施例基底为硅(Si)或者绝缘体上硅(SOI)时，鳍部200材料为硅，锗或者碳与硅晶格常数不同，且锗或者碳的硅化物易外延生长在硅表面，所以迁移率增强区300优选为硅锗(GeSi)或碳化硅(SiC)。

(4)如图4，制作第二掩膜版20，第二掩膜版20覆盖鳍部中间，同时以第一掩膜版10以及第二掩膜版20为掩膜，向所述鳍部200两端掺杂杂质，形成源区400以及漏区500，之后去除第二掩膜版20以及第一掩膜版10；

本发明实施例以第一掩膜版10以及第二掩膜版20为掩膜进行掺杂，第二掩膜版20覆盖鳍部中间，所以在鳍部200中间形成不掺杂的区域，以便在达到阈值电压之前，使晶体管关断；由于第一掩膜板10的覆盖，所以向所述鳍部200两端掺杂杂质形成源区400以及漏区500时，源区400以及漏区500在齿部210顶端无掺杂，本发明实施例掺杂杂质为磷或砷等n型杂质或者磷等p型杂质，掺杂方式优选离子注入掺杂，离子注入掺杂时，注入方向不与第一掩膜版10垂直，先偏向源区或漏区方向成一定角度注入，再偏向相反的方向成一定角度注入，以便在整个源区400以及漏区500内形成连续地掺杂区，齿部210顶端无掺杂区域的大小可由齿部的高度以及离子注入时的注入角度调节。

(5)如图5，制作覆盖源区400以及漏区500的第三掩膜版30，所述第三掩膜版30两端开口边缘投影在未被掺杂的中间的鳍部200上，通过第三掩膜版30形成嵌入所述鳍部200的凸齿结构内的栅极结构600，之后去除第三掩膜版30。

优选地所述，第三掩膜版30两端开口边缘在未被掺杂的中间的鳍部200上的齿部210上，由于齿部210上无迁移率增强区300，载流子迁移率弱，减小栅极漏电流，优选地，所述第三掩膜版30两端开口边缘在未被掺杂的中间的鳍部200上的齿部210中央上，齿部210中央载流子迁移率最弱，所以更好地减小栅极漏电流。

上述方法制作的本发明实施例鳍式场效应晶体管，包括：基底100；位于所述基底100上的鳍部200，所述鳍部200两端形成源区400和漏区500；横跨所述源区400和漏区500中间的鳍部200上表面以及两侧的栅极结构600，所述鳍部200上表面呈凸齿结构，所述凸齿结构凸起部分为齿部210，所述鳍部200上表面两齿部210之间存在迁移率增强区300，所述源区400以及漏区500在齿部210顶端无掺杂，所述栅极结构600嵌入所述鳍部200的凸齿结构内。

如图6以及图7，本发明实施例鳍式场效应晶体管，所述鳍部200上表面呈凸齿结构，所述鳍部200上表面两齿部210之间形成晶格常数不同于鳍部200的迁移率增强区300，引入压应力或拉应力，增加对鳍部200载流子的迁移率，提高晶体管导通时的导通电流；所述栅极结构600嵌入所述鳍部的凸齿结构内，增加了栅极宽度，进一步提高晶体管的驱动电流；此外，源区400以及漏区500在齿部210顶端无掺杂，增加源区400以及漏区500表面电阻，本领域常识，晶体管源区400与源电极电性连接，漏区500与漏电极电性连接，所以可以减小栅极与源电极以及漏电极间的漏电流，进一步优化晶体管性能。