AlGaN/GaN异质结场效应晶体管及其制备方法
【技术领域】
[0001]本发明涉及半导体器件，特别是涉及AlGaN/GaN异质结场效应晶体管及其制备方法。
【背景技术】
[0002]现代社会中，电力电子技术不断跟新发展，稳压器、整流器、逆变器等电力电子器件在日常生活中应用越来越广泛，涉及高压供电、电能管理、工厂自动化、机动车能源分配管理等诸多领域。二极管和开关器件是电力电子应用领域中不可或缺的组成部分。近年来，具有高频、大电流、低功耗特性的肖特基二极管以其独特的性能优势越来越引人注目。
[0003]传统的功率型肖特基二极管主要是在硅(Si)基材料上制作。硅材料发展历史悠久，硅单晶制备成本低、硅器件加工工艺成熟，因此硅基肖特基二极管的发展也是最为成熟的。但是，由于禁带宽度、电子迀移率等材料特性的限制，硅基功率肖特基二极管的性能已经接近其理论极限，不能满足当今高频、高功率、高耐温的需求。硅基肖特基二极管耐压低、电流输运能力有限、在高温条件下对系统散热要求苛刻，这造成了器件体积重量大、能耗大，不利于电力电子系统向集成化、小型化、节能化发展。
[0004]为了突破硅材料的自身限制，人们开始寻找具有更优性能的材料，以氮化镓(GaN)、碳化硅(SiC)为代表的第三代宽禁带半导体材料进入了人们视野。它们具有优异的物理和化学性质，如禁带宽度大、击穿电场强度高、饱和电子漂移速度大、抗辐射能力强、化学稳定性好等，特别适合制作高耐压、高耐温、高频、大功率肖特基二极管器件。GaN材料另一突出的特点就是利用自身的极化效应，如图1所示，在非掺杂的AlGaN/GaN就可以形成电子面密度达到1013cm 2量级的高浓度二维电子气(2DEG-Two-dimens1nal electrongas)。2DEG面密度大、在沟道二维平面内迀移率高，利用这一特性制作的横向导通的GaN肖特基二极管是目前最常见的，也是最有潜力的外延结构形式。
[0005]在传统AlGaN/GaN场效应晶体管中，由于器件导通层在半导体外延结构的表面，当器件属于关断工作状态时，器件的电场分布过于集中在外延层表面，限制了器件耐压特性。因此，如何提升该器件结构的耐压特性成为目前亟需解决的技术难点之一。
[0006]超结技术(Super Junct1n)是来源于Si基的功率绝缘栅场效应晶体管(M0SFET)，外延层中的η型柱和ρ型柱通过电荷补偿原理将外延层中载流子浓度提高1个量级的同时，在反向耗尽状态下，实现电场在外延层中的分布接近处处相等的理想状态，使得外延层耐压能力的最优化。
[0007]在GaN材料中，也有类似的思想，如图2所示，现有技术提出了一种基于超结结构的AlGaN/GaN异质结场效应晶体管。该发明的关键技术是通过离子注入的手段，在η型GaN层上形成ρ型GaN，从而实现超结结构(如图2中所示44)。通过超结结构建立的电场垂直于栅极和漏极之间建立的电场，改变了电场的空间分布，降低了外延层中的电场最大值，因此相应提升了击穿电压。但目前现有科技文献中还没有该器件的制作数据报道，足以说明要实现这一器件的工艺难度之大。另外，通过离子注入手段实现Ρ-GaN将严重劣化外延层的晶体质量及外延层表面平整度，在此基础上再生长形成的AlGaN/GaN异质结界面特性也会同时劣化，降低了 2DEG的导通能力，从而影响到器件的电流传输能力及稳定性。
[0008]基于超结结构的垂直导通AlGaN/GaN异质结场效应晶体管结构也有类似器件的报道，如图3所示。但该现有技术的原则上只是提出了一种理论设计结构，并没有说明具体的器件实现制作方法。该器件结构外延工艺难度同样很大，难以指导实际器件研发生产，与此同时，该结构中的栅极肖特基金属在反向高压情况下易击穿，影响了器件耐压性能的提升
[0009]从上述现有技术方案的研究分析，从横向导通结构到垂直导通结构，超结的应用都体现出来，但是没有形成比较易产业化生产的技术方案。主要的缺点有:1、工艺对晶体质量损伤较大，通过离子注入工艺实现的超结结构，由于十分靠近氮化镓异质结有源区，对器件的电流传输能力影响较大，在提升耐压的同时，牺牲了较大器件的输出特性；2、器件结构复杂，实际器件工艺实施难度较大，不利于产业化推广。
【发明内容】
[0010]基于此，有必要提供一种AlGaN/GaN异质结场效应晶体管及其制备方法。
[0011]—种AlGaN/GaN异质结场效应晶体管，包括栅极、源极、漏极、衬底、外延结构以及绝缘介质层，所述漏极、衬底、外延结构依次层叠设置；
[0012]所述外延结构包括依次层叠设置的η型GaN层、垂直超结层、沟道层以及势皇层，其中，所述垂直超结层包括交替排列的轻掺杂P型GaN层和重掺杂η型GaN层，所述重掺杂η型GaN层的厚度较所述轻掺杂ρ型GaN层小，所述沟道层和势皇层层叠于所述轻掺杂的ρ型GaN层之上；
[0013]所述源极设置于所述外延结构的侧面，且一端延伸至所述势皇层的上表面，另一端延伸至所述轻掺杂P型GaN层；
[0014]所述绝缘介质层设置于所述重掺杂η型GaN层之上，且端部延伸至所述势皇层，由此阻挡导通时电子的流失，该绝缘介质层可与器件本身所需的钝化层同时制备；
[0015]所述栅极设置于所述绝缘介质层之上，且端部延伸至所述势皇层的上表面。
[0016]其中，本发明所述衬底可以为η掺杂的低阻硅、碳化硅或氮化镓等，但并不局限于上述材料，只要能完成GaN外延材料生长、形成低阻导通的衬底材料都可以使用在本发明结构中。
[0017]在其中一个实施例中，所述轻掺杂ρ型GaN层的厚度范围在1 μ m?10 μ m，所述重掺杂η型GaN层的厚度较所述轻掺杂ρ型GaN层的厚度小lOOnm?1 μ m。
[0018]所述轻掺杂ρ型GaN层的功能为电子阻挡层，器件处于反向耐压工作状态时与重掺杂η型GaN层形成相互耗尽层的超结结构，所述重掺杂η型GaN层在器件导通时作为电子的导通沟道，器件关断时与轻掺杂P型GaN层形成相互耗尽层的超结结构，其生长厚度根据轻掺杂P型GaN层的厚度调控。
[0019]在其中一个实施例中，所述轻掺杂ρ型GaN层的掺杂浓度为1016?1017cm3，所述重掺杂η型GaN层的掺杂浓度为1017?10 19cm 3。
[0020]在其中一个实施例中，所述η型GaN层为轻掺杂η型GaN层，掺杂浓度为1016?1017cm 3，厚度范围在1 μ m?20 μ m。轻掺杂η型GaN层的生长一方面提高上层GaN外延层晶体质量，另一方面可形成垂直导通时的电子漂移区。
[0021]在其中一个实施例中，所述绝缘介质层的材料为Si02、SiN、A1203、A1N、Hf02、MgO、Sc203、Ga203、AlHfOx、HfS1N中的任意一种或任意几种组合，厚度为lnm?lOOnm。
[0022]在其中一个实施例中，所述沟道层为非掺杂的GaN层，厚度为lnm?500nm，由此形成高质量平坦的GaN沟道层以利于2DEG导通；所述势皇层为非掺杂的AlGaN、AlN、AlInN层或其组合，厚度为lnm?50nm，可以调控不同组合厚度及组分以在势皇层/沟道层界面形成高浓度、高迀移率的2DEG。
[0023]在其中一个实施例中，所述漏极和源极的材料分别任选自Ti/Al/Ni/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/Au合金；所述栅极的材料为Ni/Au合金、Pt/Au合金或Pd/Au合金。
[0024]在其中一个实施例中，所述垂直超结层包括两个轻掺杂ρ型GaN层，以及位于两个轻掺杂P型GaN层之间的重掺杂η型GaN层，所述源极对称设置于所述外延结构相对的两侧面，且一