氮化镓晶体管及其制造方法与流程

本发明涉及半导体技术领域，尤其涉及一种氮化镓晶体管及其制造方法。

背景技术：

氮化镓(gan)是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射的性能，其应用在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是短波光电子器件和高压高频率大功率器件的最佳材料。因此，氮化镓晶体管已经成为功率器件中的研究热点。

但是，现有技术中的氮化镓晶体管都是常开型的，为了满足实际应用需求，使氮化镓晶体管与传统的大功率晶体管兼容，研制常关型氮化镓晶体管是非常必要的。

技术实现要素：

本发明提供一种氮化镓晶体管及其制造方法，用以制造常关型氮化镓晶体管，弥补现有技术的不足。

本发明提供一种氮化镓晶体管制造方法，包括：

在势垒层表面上方形成p型掺杂的氮化镓铝层，其中，所述p型掺杂的氮化镓铝层的宽度小于所述势垒层的宽度；

在所述p型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层；

在所述p型掺杂的氮化镓铝层两侧的保护层中，分别开设接触孔；

在所述p型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极；

在所述p型掺杂的氮化镓铝层上方形成栅极。

如上所述的方法，在所述p型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层，包括：

在所述p型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积一层氮化硅钝化层，所述氮化硅钝化层的高度小于所述p型掺杂的氮化镓铝层的高度；

在所述p型掺杂的氮化镓铝层的两侧、所述氮化硅钝化层的表面上方，沉积一层peteos氧化层；

其中，所述氮化硅钝化层和所述peteos氧化层形成所述保护层。

如上所述的方法，在势垒层表面形成p型掺杂的氮化镓铝层之前，还包括：

在硅衬底上形成未掺杂的氮化镓层；

在所述未掺杂的氮化镓层上形成未掺杂的氮化镓铝层作为所述势垒层。

如上所述的方法，在所述p型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极，包括：

对所述接触孔进行金属沉积前的表面处理；

采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积欧姆电极金属层；

采用光刻工艺对所述欧姆电极金属层进行刻蚀，形成源极和漏极。

如上所述的方法，采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积欧姆电极金属层，包括：

采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积第一金属钛层，所述第一金属钛层的厚度为200埃；

在所述第一金属钛层上沉积金属铝层，所述金属铝层的厚度为1200埃；

在所述金属铝层上沉积第二金属钛层，所述第二金属钛层的厚度为200埃；

在所述第二金属钛层上沉积氮化钛层，所述氮化钛层的厚度为200埃；

其中，所述第一金属钛层、所述金属铝层、所述第二金属钛层以及所 述氮化钛层形成所述欧姆电极金属层。

如上所述的方法，在采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积欧姆电极金属层之后，还包括：

在氮气的条件下，采用840℃的退火温度进行30s的退火工艺。

如上所述的方法，在所述p型掺杂的氮化镓铝层上方形成栅极，包括：

采用磁控溅射镀膜工艺，在p型掺杂的氮化镓铝层的表面上淀积栅极金属层；

在所述栅极金属层的部分区域上涂抹光刻胶；

在光刻胶的阻挡下对所述栅极金属层进行刻蚀，并在刻蚀完成后去除光刻胶，形成栅极；

其中，所述栅极的宽度小于所述p型掺杂的氮化镓铝层的宽度。

本发明还提供一种氮化镓晶体管，包括：势垒层、位于所述势垒层上方的p型掺杂的氮化镓铝层以及设置在所述势垒层上方、所述p型掺杂的氮化镓铝层两层的保护层；

其中，所述p型掺杂的氮化镓铝层两侧的保护层中分别开设有接触孔；

所述p型掺杂的氮化镓铝层一侧的接触孔中形成有源极，所述p型掺杂的氮化镓铝层另一侧的接触孔中形成有漏极；

所述p型掺杂的氮化镓铝层的上方形成有栅极。

如上所述的氮化镓晶体管，所述保护层包括：氮化硅钝化层和peteos氧化层；

所述氮化硅钝化层位于所述p型掺杂的氮化镓铝层的两侧、所述势垒层的上方，所述氮化硅钝化层的高度小于所述p型掺杂的氮化镓铝层的高度；

所述peteos氧化层位于所述p型掺杂的氮化镓铝层的两侧、所述氮化硅钝化层的上方。

如上所述的氮化镓晶体管，还包括：硅衬底和未掺杂的氮化镓层；

所述未掺杂的氮化镓层位于所述硅衬底的上方；

所述势垒层位于所述未掺杂的氮化镓层的上方。

本发明提供的氮化镓晶体管及其制造方法，通过在势垒层表面上方形 成p型掺杂的氮化镓铝层，在所述p型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层，在所述p型掺杂的氮化镓铝层两侧的保护层中，分别开设接触孔，在所述p型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极，在所述p型掺杂的氮化镓铝层上方形成栅极，能够制造出常关型的氮化镓晶体管，满足实际应用需求，且上电后空穴可以从栅极注入到二维电子气，引起电导调制效应，降低器件的导通电阻，从而降低器件的导通损耗，提升器件的整体性能。

附图说明

图1为本发明实施例一提供的氮化镓晶体管制造方法的流程图；

图2为本发明实施例一提供的氮化镓晶体管制造方法中在势垒层表面形成p型掺杂的氮化镓铝层后的器件结构示意图；

图3为本发明实施例一提供的氮化镓晶体管制造方法中形成氮化硅钝化层和peteos氧化层后的器件结构示意图；

图4为本发明实施例一提供的氮化镓晶体管制造方法中形成接触孔后的器件结构示意图；

图5为本发明实施例一提供的氮化镓晶体管制造方法中形成源极和漏极的方法流程图；

图6为本发明实施例一提供的氮化镓晶体管制造方法中形成欧姆电极金属层后的器件结构示意图；

图7为本发明实施例一提供的氮化镓晶体管制造方法中形成源极和漏极后的器件结构示意图；

图8为本发明实施例一提供的氮化镓晶体管制造方法中形成栅极后的器件结构示意图。

附图标记：

1-硅衬底2-氮化镓层3-势垒层

4-p型掺杂的氮化镓铝层5-氮化硅钝化层6-peteos氧化层

7-接触孔8-欧姆电极金属层9-源极

10-漏极11-栅极

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本发明实施例一提供一种氮化镓晶体管制造方法。图1为本发明实施例一提供的氮化镓晶体管制造方法的流程图。如图1所示，本实施例中的氮化镓晶体管制造方法，可以包括：

步骤101、在势垒层3表面上方形成p型掺杂的氮化镓铝层4，其中，所述p型掺杂的氮化镓铝层4的宽度小于所述势垒层3的宽度。

所述p型掺杂的氮化镓铝层4为掺杂了p型离子的氮化镓铝(algan)层。p型离子可以包括但不限于：三价元素硼、铟、镓等。所掺杂的p型离子的浓度可以根据实际需要来确定。所述势垒层3为一层未掺杂的氮化镓铝层。

图2为本发明实施例一提供的氮化镓晶体管制造方法中在势垒层3表面形成p型掺杂的氮化镓铝层4后的器件结构示意图。如图2所示，在所述势垒层3的下方还设置有氮化镓(gan)层2和硅(si)衬底1。

具体地，在步骤101之前，可以通过以下方法形成所述氮化镓层2和势垒层3：

在硅衬底1上形成未掺杂的氮化镓层2；

在所述未掺杂的氮化镓层2上形成未掺杂的氮化镓铝层作为所述势垒层3。

步骤102、在所述p型掺杂的氮化镓铝层4的两侧、所述势垒层3的表面上方，沉积保护层。

所述保护层用于对所述势垒层3起到保护作用。所述保护层的高度可以等于或者小于所述p型掺杂的氮化镓铝层4的高度。所述保护层位于所述p型掺杂的氮化镓铝层4的左右两侧。

具体地，所述保护层可以包括氮化硅(si3n4)钝化层5和peteos (peteosplasmaenhancedteos，正硅酸乙酯的等离子体增强)氧化层。相应的，本步骤中的在所述p型掺杂的氮化镓铝层4的两侧、所述势垒层3的表面上方，沉积保护层，可以包括：

在所述p型掺杂的氮化镓铝层4的两侧、所述势垒层3的表面上方，沉积一层氮化硅钝化层5，所述氮化硅钝化层5的高度低于所述p型掺杂的氮化镓铝层4的高度；

在所述p型掺杂的氮化镓铝层4的两侧、所述氮化硅钝化层5的表面上方，沉积一层peteos氧化层6，所述peteos氧化层6的高度低于所述p型掺杂的氮化镓铝层4的高度。

图3为本发明实施例一提供的氮化镓晶体管制造方法中形成氮化硅钝化层5和peteos氧化层6后的器件结构示意图。如图3所示，氮化硅钝化层5和peteos氧化层6覆盖在势垒层3的上方，能够对势垒层3起到一定的保护作用。

当然，所述保护层可以不仅限于氮化硅钝化层5和peteos氧化层6。在其它实施例中，还可以用其它物质代替氮化硅钝化层5和peteos氧化层6作为保护层，本实施例对此不作限制。

步骤103、在所述p型掺杂的氮化镓铝层4两侧的保护层中，分别开设接触孔7。

具体地，可以利用干法刻蚀所述保护层，从而在所述保护层中形成接触孔7。图4为本发明实施例一提供的氮化镓晶体管制造方法中形成接触孔7后的器件结构示意图。如图4所示，在保护层中刻蚀出了两个接触孔7，两个所述接触孔7分别位于所述p型掺杂的氮化镓铝层4的两侧。

步骤104、在所述p型掺杂的氮化镓铝层4两侧的所述接触孔7中分别形成源极9和漏极10。

图5为本发明实施例一提供的氮化镓晶体管制造方法中形成源极9和漏极10的方法流程图。如图5所示，步骤104可以具体包括：

步骤1041、对所述接触孔7进行金属沉积前的表面处理。

所述金属沉积前的表面处理，可以包括：采用dhf+sc1+sc2的方法对所述接触孔7的表面进行清洗，其中，dhf表示用稀氟氢酸清洗，sc1表示标准化第一步清洗，sc2表示标准化第二步清洗，三次清洗的时间均可 以设置在50s至80s之间。

步骤1042、采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层4上方、所述保护层以及所述接触孔7中沉积欧姆电极金属层8。

所述欧姆电极金属层8可以包括四层介质，所述四层介质按照从下到上的顺序依次为钛(ti)、铝(al)、钛和氮化钛(tin)。

具体地，在对所述接触孔7进行表面处理之后，可以采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层4上方、所述保护层以及所述接触孔7中沉积金属钛，形成第一金属钛层，所述第一金属钛层的厚度为200埃；

然后，在所述第一金属钛层上沉积金属铝，形成金属铝层，所述金属铝层的厚度为1200埃；

再次，在所述金属铝层上沉积金属钛，形成第二金属钛层，所述第二金属钛层的厚度为200埃；

最后，在所述第二金属钛层上沉积氮化钛，形成氮化钛层，所述氮化钛层的厚度为200埃。

其中，所述第一金属钛层、所述金属铝层、所述第二金属钛层以及所述氮化钛层构成了所述欧姆电极金属层8。

图6为本发明实施例一提供的氮化镓晶体管制造方法中形成欧姆电极金属层8后的器件结构示意图。如图6所示，所述欧姆电极金属层8覆盖在所述接触孔7、所述peteos氧化层6以及所述p型掺杂的氮化镓铝层4上方。

进一步地，在采用磁控溅射镀膜工艺，在所述p型掺杂的氮化镓铝层4上方、所述保护层以及所述接触孔7中沉积欧姆电极金属层8之后，还可以对器件进行退火。

具体地，可以在氮气的条件下，采用840℃的退火温度进行30s的退火工艺。退火后的所述欧姆电极金属层8能够形成良好的欧姆接触。

步骤1043、采用光刻工艺对所述欧姆电极金属层8进行刻蚀，形成源极9和漏极10。

具体地，可以在所述欧姆电极金属层8的部分区域的上方涂抹光刻胶，并在光刻胶的阻挡下对所述欧姆电极金属层8进行刻蚀，仅保留位于所述 接触孔7中的欧姆电极金属层8，以形成所述源极9和漏极10。

图7为本发明实施例一提供的氮化镓晶体管制造方法中形成源极9和漏极10后的器件结构示意图。如图7所示，源极9和漏极10分别位于所述p型掺杂的氮化镓铝层4的左右两侧。

综上所述，通过上述步骤1041至步骤1043就形成了氮化镓晶体管的源极9和漏极10。

步骤105、在所述p型掺杂的氮化镓铝层4上方形成栅极11。

具体地，可以采用磁控溅射镀膜工艺，在p型掺杂的氮化镓铝层4的表面上淀积栅极金属层，所述栅极金属层可以包括一层设置在所述p型掺杂的氮化镓铝层4的表面上的金属镍(ni)层以及一层设置在所述金属镍层上的金属金(au)层。

在形成所述栅极金属层后，可以在所述栅极金属层的部分区域上涂抹光刻胶，在光刻胶的阻挡下对所述栅极金属层进行刻蚀，并在刻蚀完成后去除光刻胶，形成栅极11。

图8为本发明实施例一提供的氮化镓晶体管制造方法中形成栅极11后的器件结构示意图。如图8所示，所述栅极11的宽度可以小于所述p型掺杂的氮化镓铝层4的宽度。

下面结合图8描述依照本实施例提供的方法制造的氮化镓晶体管的工作原理及有益效果。如图8所示，在上电后，电流由漏极10流向源极9，由于所述氮化镓晶体管采用p型栅极11，因此能够抬高沟道势垒，实现器件常关。此外，栅极11加正电压后，p型掺杂的氮化镓铝层4中的大量空穴会进入下方的未掺杂的氮化镓铝层，即进入势垒层3，沟道中的电子也会进入势垒层3，从而电子和空穴相结合，减小栅极11下方的电阻，从而减小器件的整体导通电阻。

本实施例提供的氮化镓晶体管制造方法，通过在势垒层3表面上方形成p型掺杂的氮化镓铝层4，在所述p型掺杂的氮化镓铝层4的两侧、所述势垒层3的表面上方，沉积保护层，在所述p型掺杂的氮化镓铝层4两侧的保护层中，分别开设接触孔7，在所述p型掺杂的氮化镓铝层4两侧的所述接触孔7中分别形成源极9和漏极10，在所述p型掺杂的氮化镓铝层4上方形成栅极11，能够制造出常关型的氮化镓晶体管，满足实际应用 需求，且上电后空穴可以从栅极11注入到二维电子气，引起电导调制效应，降低器件的导通电阻，从而降低器件的导通损耗，提升器件的整体性能。

实施例二

本发明实施例二提供一种氮化镓晶体管。本实施例提供的氮化镓晶体管的具体结构可以参照图8。如图8所示，本实施例中的氮化镓晶体管，可以包括：

势垒层3、位于所述势垒层3上方的p型掺杂的氮化镓铝层4以及设置在所述势垒层3上方、所述p型掺杂的氮化镓铝层4两层的保护层；

其中，所述p型掺杂的氮化镓铝层4两侧的保护层中分别开设有接触孔7；

所述p型掺杂的氮化镓铝层4一侧的接触孔7中形成有源极9，所述p型掺杂的氮化镓铝层4另一侧的接触孔7中形成有漏极10；

所述p型掺杂的氮化镓铝层4的上方形成有栅极11。

具体地，本实施例中的氮化镓晶体管，可以采用实施例一所述的方法制造而成，其具体实现原理和制造流程与实施例一类似，此处不再赘述。

本实施例提供的氮化镓晶体管，在势垒层3表面上方形成有p型掺杂的氮化镓铝层4，在所述p型掺杂的氮化镓铝层4的两侧、所述势垒层3的表面上方，沉积有保护层，在所述p型掺杂的氮化镓铝层4两侧的保护层中，分别开设有接触孔7，在所述p型掺杂的氮化镓铝层4两侧的所述接触孔7中分别形成有源极9和漏极10，在所述p型掺杂的氮化镓铝层4上方形成有栅极11，从而实现常关型的氮化镓晶体管，满足实际应用需求，且上电后空穴可以从栅极11注入到二维电子气，引起电导调制效应，降低器件的导通电阻，从而降低器件的导通损耗，提升器件的整体性能。

在上述实施例提供的技术方案的基础上，优选的是，所述保护层可以包括：氮化硅钝化层5和peteos氧化层6；

所述氮化硅钝化层5位于所述p型掺杂的氮化镓铝层4的两侧、所述势垒层3的上方，所述氮化硅钝化层5的高度低于所述p型掺杂的氮化镓铝层4的高度；

所述peteos氧化层6位于所述p型掺杂的氮化镓铝层4的两侧、所 述氮化硅钝化层5的上方。

在上述实施例提供的技术方案的基础上，优选的是，所述氮化镓晶体管，还可以包括：硅衬底1和未掺杂的氮化镓层2；

所述未掺杂的氮化镓层2位于所述硅衬底1的上方；

所述势垒层3位于所述未掺杂的氮化镓层2的上方。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。