一种叠层电场调制高压MOSFET结构及其制作方法与流程

本发明涉及一种mosfet结构，具体涉及一种叠层电场调制高压mosfet结构及其制作方法。

背景技术：

金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)是一种可以广泛使用在高压大功率领域的场效应晶体管(field-effecttransistor)。

传统的功率半导体器件mosfet的阻断电压和正向导通电阻有互相制约作用，增大外延层厚度，减小掺杂浓度能够提高阻断电压，但同时也增大了导通电阻，进而降低了正向电流密度，反之，减小外延层厚度，增大掺杂浓度能降低导通电阻，但同时折损了阻断电压。现有技术中将纵向功率mosfet中的漂移区用交叉的p/n柱区结构代替，形成纵向超结功率器件。这种超结功率器件以电荷平衡原理为基础，中和漂移区多余的电荷，因此可以同时实现导通电阻的降低与阻断电压的增大。

对于高压大功率的mosfet而言，较厚的外延层厚度对超结和半超结的制作工艺都提出了更高的要求，因此需要提供一种技术方案来满足现有技术的需要。

技术实现要素：

本发明的目的是提供了一种采用叠层电场调制结构实现高压低导通电阻且降低工艺操作难度的mosfet器件，叠层电场调制结构是由多层交叉循环的n/p柱结构组成，根据电荷平衡原理，mosfet器件漂移区中掺入反型的半导体，在阻断的过程中，叠层交叉循环的n/p柱结构之间形成耗尽层，承担更多的阻断电压。同时叠层的电场调制结构在能够实现更高的阻断电压的同时，也能降低每层电场调制结构半导体工艺的制作难度。为了达到上述目的，本发明提供了下述技术方案：

一种叠层电场调制高压mosfet结构，该结构包括半导体衬底、半导体衬底上有叠层电场调制结构的外延层和叠层电场调制结构上的金属-氧化物-半导体(mos)结构。

一种叠层电场调制高压mosfet结构的第一优选方案，叠层电场调制结构为由n型半导体和p型半导体交叉循环组成的n/p/n/p或结构p/n/p/n；n型半导体和p型半导体材料和半导体衬底一致，叠层电场调制结构，每层的n掺杂区域和p掺杂区域相互对齐。

一种叠层电场调制高压mosfet结构的第二优选方案，衬底的材料为碳化硅、硅、氮化镓或砷化镓。

一种叠层电场调制高压mosfet结构的第三优选方案，叠层电场调制结构的层数为1～10层，每一层的厚度为0.1～100um；外延层的厚度为10～200um。

高能离子注入法制备叠层电场调制高压mosfet结构，包括：

步骤1：在半导体衬底上外延一层同型的半导体薄膜，半导体薄膜作为第一层电场调制结构的基础；

步骤2：用高能离子注入法在半导体薄膜上注入反型离子，形成作为第一层电场调制结构的交叉循环n/p结构；

步骤3：重复步骤1和2步，形成叠层的电场调制结构；

步骤4：在叠层电场调制结构上，制作金属-氧化物-半导体(mos)结构。

优选的，步骤1中的与衬底同型的半导体薄膜厚度为0.1～100um；

优选的，离子注入的深度为0.1～3um；

优选的，离子注入的图形为叉指结构、平行长条状、圆环形、方形台面或它们的组合图形，图形尺寸为0.1um～10cm。

刻蚀深沟槽与填充法制备叠层电场调制高压mosfet结构，包括：

步骤1：在半导体衬底上外延一层同型的半导体薄膜，半导体薄膜作为第一层电场调制结构的基础；

步骤2：刻蚀半导体薄膜，形成数目大于1的深沟槽；

步骤3：用外延生长技术填充深沟槽，形成交叉的n/p结构；

步骤4：重复1、2和3步，形成叠层的电场调制结构；

步骤5：在叠层电场调制结构上，制作金属-氧化物-半导体(mos)结构。

优选的，刻蚀的深沟槽正视图的形状为矩形或者梯形，梯形深沟槽上宽下窄；

优选的，刻蚀的深沟槽的图形为叉指结构、平行长条状、圆环形、方形台面或它们的组合图形，图形尺寸为0.1um～10cm；

优选的，与衬底同型的半导体薄膜厚度为0.1～100um；

优选的，深沟槽的深度为0.1～50um；

优选的，填充深沟槽的半导体材料是与半导体薄膜反型的。

刻蚀深沟槽与侧壁离子注入法制备叠层电场调制高压mosfet结构，包括：

步骤1：在半导体衬底上外延一层同型的半导体薄膜，半导体薄膜作为第一层电场调制结构的基础；

步骤2：刻蚀所述半导体薄膜，形成数目大于1的深沟槽；

步骤3：采用高能离子注入法在深沟槽侧壁或底部注入反型离子，形成交叉循环的n/p结构；

步骤4：在深沟槽中填充sio2介质，形成n/p/sio2交叉循环的结构；

步骤5：重复步骤1、2、3和4，形成叠层的电场调制结构；

步骤6：在叠层电场调制结构上，制作金属-氧化物-半导体(mos)结构。

优选的，外延层同型的半导体薄膜厚度为0.1～100um；

优选的，深沟槽正视图的形状为矩形或者梯形，梯形深沟槽上宽下窄；深沟槽的深度为0.1～50um；

优选的，正视图为矩形的深沟槽，高能离子注入的倾斜角度为0～90°；

优选的，注入侧壁的半导体材料是与半导体薄膜反型的；

优选的，离子注入图形和刻蚀深沟槽的图形为叉指结构或平行长条状或圆环形或方形台面或它们的组合图形，图形尺寸为0.1um～10cm。

其中，高能离子注入法的注入深度为0.1～3um，注入的能量为1kev～500mev，注入的温度为0～1000℃，离子注入的剂量为1×10¹⁰～1×10¹⁶cm^-2，离子为氮、磷n型杂质离子，或铝、硼p型杂质离子。

与最接近的现有技术相比，本发明提供的技术方案具有以下优异效果：

本发明提供的mosfet采用的是叠层电场调制结构，这种结构不仅保留继承了传统的半超结结构能够增大阻断电压降低导通电阻的优点；也在实现了mosfet器件高阻断电压的同时，降低了每层电场调制结构的加工工艺难度。本发明提供的制备n/p结构的高能离子注入法、刻蚀深沟槽与填充法以及刻蚀深沟槽与侧壁离子注入法，三种不同的叠层电场调制结构的制备方法也为mosfet器件的制作提供奠定了基础。

附图说明

图1：本发明采用离子注入法和刻蚀深沟槽与填充法制备的叠层电场调制高压mosfet结构的示意图；

图2：本发明采用刻蚀深沟槽与侧壁离子注入法制备的叠层电场调制高压mosfet结构的示意图；

图3：本发明中高能离子注入法制备叠层循环n/p结构示意图；

图4：本发明中刻蚀深沟槽与填充法制备叠层循环n/p结构矩形深沟槽示意图；

图5：本发明中刻蚀深沟槽与填充法制备叠层循环n/p结构梯形深沟槽示意图；

图6：本发明中刻蚀深沟槽与侧壁离子注入法制备循环n/p/sio2结构矩形深沟槽示意图；

图7：本发明中刻蚀深沟槽与侧壁离子注入法制备循环n/p/sio2结构梯形深沟槽示意图；

其中，01衬底，02外延层，03mos结构，04欧姆接触，05第一层外延薄膜；06第二层外延薄膜。

具体实施方式

下面结合附图和具体实施例作进一步详细说明，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明以n型衬底的碳化硅材料为例制作叠层电场调制n沟道mosfet器件，其中mosfet器件的另一重要结构选用双扩散金属-氧化物-半导体结构。同样的，p沟道mosfet器件和沟槽mosfet也适用于本发明实施例方法。

一种叠层电场调制高压mosfet的制作方法：高能离子注入法、刻蚀深沟槽与填充法以及刻蚀深沟槽与侧壁离子注入法。图3～7分别是本发明mosfet器件叠层电场调制结构的制作示意图。

1.高能离子注入法：

如图3所示，清洗n型碳化硅衬底01，并在衬底上同质外延生长外延层02得到第一层外延薄膜05，形成如图3(a)所示的样品，第一层外延薄膜05的厚度为0.1～100um，通过高能离子注入的方法注入al离子形成碳化硅的p型掺杂，离子注入的深度为0.1～3um，形成如图3(b)所示的第二层电场调制结构图。离子注入图形的图形为叉指结构、平行长条状、圆环形、方形台面或它们的组合图形，图形尺寸为0.01um～10cm。于制作好的图3(b)样品上重复同质外延得到如样品图3(c)所示的第二层外延薄膜06，重复进行高能离子注入形成图3(d)第二层电场调制结构。在此基础上，重复外延和高能离子注入1～10次形成叠层的电场调制结构，叠层电场调制结构的外延层的厚度为10～200um。

2.刻蚀深沟槽与填充法：

如图4和5所示，清洗n型碳化硅衬底01，并在衬底上同质外延生长外延层02得到如图4(a)和5(a)所示的第一层外延薄膜05，厚度为0.1～100um。通过刻蚀的方法形成如图4(b)和图5(b)所示多个形状为矩形或者梯形的深沟槽，梯形深沟槽上宽下窄，刻蚀的深度为0.1～50um；刻蚀深沟槽的图形为叉指结构、平行长条状、圆环形、方形台面或它们的组合图形，图形尺寸为0.01um～10cm。深沟槽通过外延生长的方式填充，形成交叉的n/p结构，用与半导体薄膜(漂移区)反型的半导体材料填充深沟槽得到如图4(c)和图5(c)所示的样品，在完成的样品基础上重复外延得到第二层外延薄膜06，再进行刻蚀和填充，得到如图4(d)和图5(d)所示的叠层电场调制结构，叠层电场调制结构的外延层的厚度为10～200um。

3.刻蚀深沟槽与侧壁离子注入法：

如图6和7所示，清洗n型碳化硅衬底01，并在衬底上同质外延生长外延层02得到如图6(a)和7(a)所示的第一层外延薄膜05，厚度为0.1～100um，通过刻蚀的方法形成如图6(b)和图7(b)所示的深沟槽，深沟槽的形状为叉指结构或平行长条状或圆环形或方形台面或它们的组合图形，图形尺寸为0.1um～10cm，刻蚀的深度为0.1～50um。于图6(b)所示的样品上，采用倾斜的高能离子注入法将al离子注入到侧壁上，形成如图6(c)所示的侧壁为p型掺杂的半导体，用sio2填充刻蚀的深沟槽，形成如图6(d)所示的n/p/sio2柱交叉循环的结构。侧壁离子注入的倾斜角度根据深沟槽的宽度和深度来确定，本发明确定的倾斜角度为0～90°。于7(b)所示的样品上，高能离子注入法将al离子垂直注入到侧壁上和底部，形成如图7(c)所示的侧壁与底部p型掺杂的半导体，用sio2填充刻蚀的深沟槽，形成如图7(d)所示的n/p/sio2交叉循环的结构。重复外延得到第二层外延薄膜06，再进行刻蚀、注入和填充得到如图6(e)和7(e)所述的叠层电场调制的结构，叠层电场调制结构的外延层的厚度为10～200um。

形成上述叠层电场调制结构后，制作mos结构03，淀积金属形成欧姆接触04，形成如图1和图2所示的样品。图1和图2直观展示了叠层电场调制高压mosfet的结构示意图，图1和图2仅是本发明实施例中的2种。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，所属领域的普通技术人员应当理解，参照上述实施例可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换均在申请待批的权利要求保护范围之内。