改善有源区损伤的方法
【专利摘要】本发明涉及一种改善有源区损伤的方法，该方法包括：提供一设置有多晶硅层的硅衬底；对所述多晶硅层进行预注入离子工艺后，沉积PETEOS氧化膜覆盖所述多晶硅层的表面；以所述氧化膜为硬掩膜刻蚀所述多晶硅层，形成多晶硅栅极。本发明通过将半导体器件上采用等离子体增强化学气相沉积工艺制备PETEOS氧化膜作为多晶硅刻蚀工艺中的硬掩膜，使得在刻蚀形成多晶硅栅极的过程中，能够避免硬掩膜与预注入离子互相反应后引起的团聚现象，进而有效避免刻蚀工艺后对半导体器件有源区的损伤；同时本发明由于采用了PETEOS氧化膜作为多晶硅硬掩膜，还间接省略了预注入离子工艺后的热处理工艺步骤，起到节省工艺时间的有益效果。
【专利说明】改善有源区损伤的方法
【技术领域】
[0001]本发明涉及一种半导体器件的工艺方法，尤其涉及一种改善有源区损伤的方法。【背景技术】
[0002]目前，随着半导体器件关键尺寸的不断缩小，栅极隔离层厚度也随之缩小，使得栅极耗尽层的厚度对半导体器件性能的影响越来越大。
[0003]在55纳米的半导体技术中，为了减小栅极电性厚度，业界常采用栅极预注入技术。该技术常被用于N型器件区域。
[0004]在对栅极进行预注入后，注入的离子会呈现不均匀的状态分布于注入区域中，这时通常对离子注入后的该半导体器件进行热处理工艺，从而使注入的离子更好地与栅极中的硅键结合或者推动离子靠近栅氧界面。但是，出于与静态存储器器件相匹配的需要考虑，在离子注入后不进行热处理工艺。这时，大部分的预注入离子会积聚在多晶硅的表面，使得N/P型区域表面特性差异加大，并且，在后续的对多晶硅进行刻蚀形成栅极结构时，现有技术中常采用PEOX (原料为硅烷和一氧化二氮的等离子加强氧化硅)作为多晶硅刻蚀工艺中的硬掩膜，这种氧化膜相对较致密，且生长环境真空度较高，因此，在后续的生长多晶硅硬掩膜的过程中易出现预注入离子析出的现象，从而在硬掩膜表面及内部形成团聚空洞，而这些空洞在经过多晶硅刻蚀工艺后会逐级传递到有源区的表面，进而造成有源区的损伤。
[0005]图1是现有技术中对半导体器件进行预注入离子工艺的器件结构示意图；图2是现有技术中对经过预注入的半导体器件进行热处理工艺的器件结构示意图。如图1所示，该半导体器件包括一 P型衬底I’，该P型衬底内设置有浅沟槽隔离结构2’，在该P型衬底I’上覆盖有一层栅氧层3’，在该栅氧层上覆盖有一层多晶硅膜层4’，该多晶硅膜层4’用于后续的多晶硅刻蚀工艺中，以形成多晶硅栅极。如图1中所绘示的，在对该半导体器件进行N型离子预注入工艺后，注入的离子5’在该多晶硅膜层4’内呈现不均的分布，并且大多数离子5’位于该多晶硅膜层4’的表面处；继续对该半导体器件进行热处理工艺，如图2所示，经过热处理工艺后的半导体器件中位于多晶硅膜层4’内的注入离子5’朝着栅氧界面
A+-.、r—罪近。
[0006]图3A是现有技术中在经过热处理工艺后的半导体器件上制备多晶硅硬掩膜之后的器件结构示意图；图3B是现有技术中在未经过热处理工艺后的半导体器件上制备多晶硅硬掩膜之后的器件结构示意图。如图3A所示，在半导体器件的栅氧层上制备一层PEOX(原料为硅烷和一氧化二氮的等离子加强氧化硅)的多晶硅硬掩膜6’，经过前序热处理工艺后的半导体器件的多晶硅膜层中的注入离子5’呈现正常分布；如图3B所示，在半导体器件的栅氧层上制备一层PEOX多晶硅硬掩膜6’ ’，未经过前序热处理工艺的半导体器件，在预注入工艺后进行多晶硅硬掩膜的制备时，位于该多晶硅膜层中的注入离子5’会析出，在多晶硅硬掩膜的表面和内部形成团聚空洞。
[0007]图4A是现有技术中对预注入离子正常分布的多晶硅膜层刻蚀后的器件结构示意图；图4B是现有技术中对预注入离子析出后的多晶硅膜层进行刻蚀后的器件结构示意图。如图4A所示，对预注入离子正常分布的多晶硅膜层进行刻蚀形成多晶硅栅极7’的过程中，先前注入的离子对器件的有源区不会造成损伤；如图4B所示，由于在先前预注入工艺之后未采用热处理工艺，使得在制备多晶硅硬掩膜的过程中出现预注入离子的析出，在硬掩膜的表面和内部形成团聚空洞，这些空洞在多晶硅刻蚀后形成多晶硅栅极7’’的过程中，逐级传递到器件有源区的表面，进而造成器件有源区的损伤。
[0008]中国专利(申请公布号:CN102655088A)公开了一种修复离子注入损伤的方法，包括以下步骤:提供一半导体衬底，对所述半导体衬底实施离子注入工艺:在氢气的氛围中对所述半导体衬底进行热处理工艺，以修复离子注入损伤；对所述半导体衬底进行金属化处理；在所述半导体衬底上方形成金属连线。该专利方法能够修复离子注入对半导体衬底表面的晶格损伤。其使用的方法仍为热处理工艺，当工艺条件限值不能使用热处理工艺时，便不能通过该方法来解决有源区损伤的问题。
[0009]因此，目前对于在预注入工艺后省略热处理工艺，不能保证在后续对多晶硅进行刻蚀后避免对器件有源区造成的损伤。
【发明内容】
[0010]鉴于上述问题，本发明提供一种改善有源区损伤的方法。
[0011]本发明解决技术问题所采用的技术方案为:
[0012]一种改善有源区损伤的方法，应用于减小多晶硅栅极电性厚度的工艺中，其中，
[0013]提供一设置有多晶娃层的娃衬底；
[0014]对所述多晶硅层进行预注入离子工艺后，沉积PETEOS氧化膜覆盖所述多晶硅层的表面；
[0015]以所述氧化膜为硬掩膜刻蚀所述多晶硅层，形成多晶硅栅极。
[0016]所述的改善有源区损伤的方法，其中，所述硅衬底中设置有浅沟槽隔离结构和P阱区，所述浅沟槽隔离结构隔离相邻的两P阱区；
[0017]其中，所述多晶硅栅极位于所述P阱区的上方。
[0018]所述的改善有源区损伤的方法，其中，所述硅衬底的表面覆盖有氧化绝缘层，且所述多晶硅膜层覆盖该氧化绝缘层的上表面。
[0019]所述的改善有源区损伤的方法，其中，采用四乙氧基硅烷和氧气作为原料，于所述多晶硅层的上表面沉积形成所述PETEOS氧化膜。
[0020]所述的改善有源区损伤的方法，其中，采用N型离子进行所述预注入离子工艺。
[0021]所述的改善有源区损伤的方法，其中，所述N型离子为P或As离子。
[0022]所述的改善有源区损伤的方法，其中，采用等离子体增强化学气相沉积工艺制备所述PETEOS氧化膜。
[0023]所述的改善有源区损伤的方法，其中，在温度为350°C?450°C的工艺条件下，进行所述等离子体增强化学气相沉积工艺。
[0024]所述的改善有源区损伤的方法，其中，在压力为IOTorr的工艺条件下，进行所述等离子体增强化学气相沉积工艺。
[0025]所述的改善有源区损伤的方法，其中，所述PETEOS氧化膜的厚度为350 A ?450 A0[0026]上述技术方案具有如下优点或有益效果:
[0027]本发明通过对半导体器件的多晶硅膜层进行预注入离子工艺之后，将现有的热处理工艺步骤省略，并且将半导体器件上采用等离子体增强化学气相沉积工艺制备PETEOS氧化层，使该PETEOS氧化层作为多晶硅硬掩膜对多晶硅进行刻蚀。在刻蚀形成多晶硅栅极的过程中，能够避免硬掩膜与预注入离子互相反应后引起的团聚现象，进而避免对半导体器件有源区的损伤。
【专利附图】
【附图说明】
[0028]参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
[0029]图1是现有技术中对半导体器件进行预注入离子工艺的器件结构示意图；
[0030]图2是现有技术中对经过预注入的半导体器件进行热处理工艺的器件结构示意图；
[0031]图3A是现有技术中在经过热处理工艺后的半导体器件上制备多晶硅硬掩膜之后的器件结构示意图；
[0032]图3B是现有技术中在未经过热处理工艺后的半导体器件上制备多晶硅硬掩膜之后的器件结构示意图；
[0033]图4A是现有技术中对预注入离子正常分布的多晶硅膜层刻蚀后的器件结构示意图；
[0034]图4B是现有技术中对预注入离子析出后的多晶硅膜层进行刻蚀后的器件结构示意图；
[0035]图5是本发明实施例的半导体器件上制备多晶硅膜层后的器件结构示意图；
[0036]图6是本发明实施例中进行预注入离子工艺之后的半导体器件结构示意图；
[0037]图7是本发明实施例中制备PETEOS硬掩膜后的半导体器件结构示意图；
[0038]图8是本发明实施例中对多晶硅膜层进行刻蚀后的半导体器件结构示意图。
【具体实施方式】
[0039]本发明提供一种半导体器件的工艺方法，尤其是一种改善有源区损伤的方法。本发明可用于技术节点为65/55nm的半导体工艺中；本发明可用于Logic等技术平台中。
[0040]本发明方法通过在对半导体器件上的多晶硅膜层上进行预注入离子工艺之后，省去现有技术中的热处理工艺步骤，并继续在该多晶硅膜层的表面通过等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,简称PECVD)的工艺方法制备 TEOS(原料四乙氧基硅烷和氧气，其中，四乙氧基硅烷的分子式为Si (OC2H5)4)氧化膜作为多晶硅刻蚀工艺中的硬掩膜，以取代现有技术中的PEOX (原料为硅烷和一氧化二氮的等离子体增强氧化硅)多晶硅硬掩膜，以PETEOS (原料为四乙氧基硅烷和氧气的等离子体增强氧化硅)作为多晶硅硬掩膜能够避免与多晶硅膜层中的预注入离子反应形成团聚空洞，在对后续的多晶硅膜层进行刻蚀工艺形成多晶硅栅极的过程中，避免了团聚空洞在刻蚀过程中的逐级传递，进而避免半导体器件有源区的损伤。
[0041]下面结合具体实施例和附图对本发明的改善有源区损伤的方法进行详细说明。[0042]图5是本发明实施例的半导体器件上制备多晶硅膜层后的器件结构示意图；如图5所不，本发明实施例中的半导体结构包括一娃衬底1，该娃衬底I为P型娃衬底，在该P型娃衬底内形成有浅沟槽隔离(shallow trench isolation,简称STI)结构2,于该娃衬底I的上表面覆盖有氧化绝缘层3，该氧化绝缘层3经后续的栅极刻蚀工艺之后可被用于栅氧层。
[0043]以上述的半导体结构为基础，在氧化绝缘层3上制备一层多晶硅膜层4，以覆盖该氧化绝缘层3的上表面，该多晶硅膜层4经后续的栅极刻蚀工艺之后可形成多晶硅栅极。
[0044]图6是本发明实施例中进行预注入离子工艺之后的半导体器件结构示意图；如图6所示，对制备有多晶硅膜层4的该半导体器件进行N型离子5的预注入工艺，以使得N型杂质离子5分布于该多晶硅膜层4的内部。对于注入的N型杂质离子5可以根据具体工艺需求采用磷(P)离子、砷(As)离子等，对于预注入离子工艺的具体工艺方法可根据实际工艺需求而确定，由于预注入离子工艺为本领域的公知技术手段，故在此不做赘述。
[0045]图7是本发明实施例中制备PETEOS硬掩膜后的半导体器件结构示意图；如图7所示，在前序制备的多晶硅膜层4上制备PETEOS (Plasma Enhanced TE0S)氧化膜，以覆盖该多晶硅膜层4的上表面，并且在后续的多晶硅膜层的刻蚀工艺中以该PETEOS氧化膜作为硬掩膜6，。
[0046]制备该PETEOS氧化膜的具体方法包括:以四乙氧基硅烷和氧气为原料，通过等离子体增强化学气相沉积工艺，在温度为350 °C?450 0C (如350 °C、370 0C>400 0C>420 °C>450 V等)、压力为10托(Torr)的工艺条件下制备厚度为
350A-450 A (如 350 A、380 A、400 A、410 A、440 A、450 A 等)的 peteos 氧
化膜；其中，对于上述的工艺条件，在本实施例中优选温度为400°C，压力为10托，所制备的
PETEOS硬掩膜的厚度为400 A。
[0047]图8是本发明实施例中对多晶硅膜层进行刻蚀后的半导体器件结构示意图；如图8所示，刻蚀后的多晶硅膜层4形成栅极结构7，在该刻蚀过程中，可先在多晶硅硬掩膜6上制备光刻胶(PR)(未在图中示出)，然后形成光阻图案(未在图中示出)，以该光阻图案为掩膜对该PETEOS硬掩膜进行刻蚀，去除剩余的光阻，然后，接着以刻蚀后的PETEOS硬掩膜为阻挡进行多晶硅膜层6和下方的氧化绝缘层的刻蚀，最后形成如图7所示的多晶硅栅极结构7。在上述的刻蚀工艺中，可根据具体工艺需求采用干法刻蚀和湿法刻蚀等常规的刻蚀工艺方法，在本发明实施例中，优选采用干法刻蚀对上述的步骤进行刻蚀。
[0048]根据图8所绘示的半导体器件结构，在半导体器件的有源区内并未形成团聚空洞，可见，在进行了多晶硅膜层4的刻蚀之后，半导体器件的有源区并没有因为前序的预注入离子工艺中的注入离子5而造成损伤，这是因为通过等离子体增强化学气相沉积工艺制备的PETEOS硬掩膜不如现有技术中的PEOX硬掩膜那么致密，相对较为疏松，从而使前序工艺中的预注入离子分布更为均匀，改善多晶硅硬掩膜沉积后的离子析出团聚现象，避免了多晶硅刻蚀后形成多晶硅栅极时的器件有源区的损伤。
[0049]综上所述，本发明针对不适宜使用热处理工艺的多晶硅栅极的制备工艺，将现有技术中所采用的PEOX多晶硅硬掩膜替换成PETEOS多晶硅硬掩膜，通过该材质硬掩膜的材料特性，达到预注入离子分布均匀，且不易析出的效果，避免了在之后的多晶硅栅极的刻蚀工艺中对器件有源区形成的损伤。
[0050] 对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种改善有源区损伤的方法，应用于减小多晶硅栅极电性厚度的工艺中，其特征在于， 提供一设置有多晶娃层的娃衬底； 对所述多晶硅层进行预注入离子工艺后，沉积PETEOS氧化膜覆盖所述多晶硅层的表面； 以所述氧化膜为硬掩膜刻蚀所述多晶硅层，形成多晶硅栅极。
2.如权利要求1所述的改善有源区损伤的方法，其特征在于，所述硅衬底中设置有浅沟槽隔离结构和P阱区，所述浅沟槽隔离结构隔离相邻的两P阱区； 其中，所述多晶硅栅极位于所述P阱区的上方。
3.如权利要求1所述的改善有源区损伤的方法，其特征在于，所述硅衬底的表面覆盖有氧化绝缘层，且所述多晶硅膜层覆盖该氧化绝缘层的上表面。
4.如权利要求1所述的改善有源区损伤的方法，其特征在于，采用四乙氧基硅烷和氧气作为原料，于所述多晶硅层的上表面沉积形成所述PETEOS氧化膜。
5.如权利要求1所述的改善有源区损伤的方法，其特征在于，采用N型离子进行所述预注入离子工艺。
6.如权利要求5所述的改善有源区损伤的方法，其特征在于，所述N型离子为P或As离子。
7.如权利要求1所述的改善有源区损伤的方法，其特征在于，采用等离子体增强化学气相沉积工艺制备所述PETEOS氧化膜。
8.如权利要求7所述的改善有源区损伤的方法，其特征在于，在温度为350°C-450°C的工艺条件下，进行所述等离子体增强化学气相沉积工艺。
9.如权利要求7所述的改善有源区损伤的方法，其特征在于，在压力为IOTorr的工艺条件下，进行所述等离子体增强化学气相沉积工艺。
10.如权利要求1所述的改善有源区损伤的方法，其特征在于，所述PETEOS氧化膜的厚度为350 A-450人。
【文档编号】H01L21/285GK103441069SQ201310337067
【公开日】2013年12月11日 申请日期:2013年8月2日 优先权日:2013年8月2日
【发明者】徐莹, 周飞, 周维, 魏峥颖 申请人:上海华力微电子有限公司