一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件的制作方法
【专利摘要】一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，可用于片上IC高压ESD自保护电路。主要由P衬底、P阱、N阱、第一P+注入区、第一N+注入区、第二P+注入区、第三P+注入区、第二N+注入区、第一场氧隔离区、薄栅氧化层、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区和多晶硅栅构成。本发明设计的LDMOS-SCR结构的ESD保护器件在高压ESD脉冲作用下，可分别形成寄生LDMOS-SCR结构和两个二极管与LDMOS导电沟道相连的ESD电流泄放路径，快速泄放ESD电流，提高器件触发回滞后的维持电流和失效电流、增强器件的ESD鲁棒性，适用于高压电路的ESD自保护。
【专利说明】—种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件
【技术领域】
[0001]本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，可用于提高片上IC高压ESD保护的可靠性。
【背景技术】
[0002]随着功率集成技术的不断发展，功率集成电路(IC)应用范围也愈来愈广。横向双扩散绝缘栅场效应管(LDMOS)是上世纪末迅速发展起来不可缺少的的功率器件，在直流电源，马达传动，汽车电子等高压、大功率电路系统中有广泛的应用。然而，随着半导体功率集成工艺的快速发展，在工程应用实践中，功率集成电路遭受ESD的危害越来越严重，据调查，近37%的失效是由ESD引起的，因此，设计既具有高可靠性、强鲁棒性、强抗闩锁能力，又具有高效能比的高压ESD保护器件，是整个电路系统设计中的一大技术难点。
[0003]近年来，人们利用功率器件大电流、耐高压的特性，常采用LDMOS在智能功率IC的输出端口既用作功率驱动管，又用作ESD自防护器件。然而，实践证明，LDMOS器件的ESD保护性能较差，在高压ESD脉冲的作用器件一旦触发回滞，就遭到损坏，ESD鲁棒性较弱，达不到国际电工委员会规定的电子产品要求人体模型不低于2000 V的静电防护标准(IEC6000-4-2)。最近几年，有人提出将SCR内嵌LDMOS构成LDMOS-SCR结构的器件，用于高压ESD保护，与普通LDMOS器件相比，虽然LDMOS-SCR器件的ESD鲁棒性显著提高，但维持电压或者维持电流仍然较低，器件容易进入闩锁状态。本发明提供了 一种新的LDMOS-SCR结构的ESD自保护器件方案，它一方面可构成LDMOS-SCR结构的电流泄放路径，不仅可以提高器件在有限版图面积下的耐电压能力，还能提高电流泄放效率，从而增强器件的ESD鲁棒性。另一方面器件在触发回滞后通过设计的两个二极管与LDMOS导电沟道相连的ESD电流泄放路径，不但能大幅提高器件的维持电流，避免进入R锁状态，而且也能进一步增强器件的ESD鲁棒性。
【发明内容】
[0004]针对现有的高压ESD防护器件中普遍存在的ESD鲁棒性弱、抗闩锁能力不足等问题，本发明实例设计了一种具有高维持电流的强鲁棒性LDMOS-SCR结构的ESD自保护器件，既充分利用了 LDOMS器件能承受高压击穿的特点，又利用了器件通过特殊设计的P+注入、N阱、P阱和N+注入的版图层次，使器件在高压ESD脉冲作用下，形成SCR结构的ESD电流泄放路径，提高二次失效电流。同时通过综合权衡及合理控制寄生二极管与LDMOS导电沟道等相关版图参数，可得到耐高压、高维持电流、强鲁棒性的可适用于高压IC电路的ESD保护器件。
[0005]本发明通过以下技术方案实现:
一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，其包括具有两条寄生SCR结构和两个二极管与LDMOS导电沟道相连接的ESD电流泄放路径，以增强器件的ESD鲁棒性和提高维持电流。其特征在于:主要由P衬底、P阱、N阱、第一 P+注入区、第一N+注入区、第二 P+注入区、第三P+注入区、第二 N+注入区、第一场氧隔离区、薄栅氧化层、第二场氧隔离区、第三场氧隔离区、第三场氧隔离区和多晶硅栅构成；
在所述P衬底的表面区域内从左到右依次设有所述P阱和所述N阱；
所述P阱的表面区域内从左到右依次设计所述第一场氧隔离区、所述第一 P+注入区、所述第一 N+注入区、所述第二 P+注入区；
所述第一场氧隔离区的左侧边缘与所述P衬底的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一 P+注入区的左侧相连，所述第一 P+注入区的右侧与所述第一 N+注入区的左侧相连，所述第一 P+注入区的右侧与所述第一 N+注入区的左侧之间可以直接相连，也可以根据不同ESD保护的需求设定场氧隔离或浅隔离槽隔离，所述第一N+注入区的右侧与所述第二 P+注入区的左侧相连，所述第一 N+注入区的右侧与所述第二 P+注入区的左侧可以直接相连，也可以保持某一定值的横向间距，但必须保证所述第一 N+注入区的右侧与所述第二 P+注入区的左侧之间必须不能有场氧隔离或浅隔离槽隔离；
所述N阱表面部分区域内依次设有所述第二场氧隔离区、所述第三P+注入区、所述第三场氧隔离区、所述第二 N+注入区和所述第四场氧隔离区；
所述多晶硅栅覆盖在所述薄栅氧化层和部分所述第二场氧隔离区的表面部分区域，所述多晶硅栅及其覆盖的所述薄栅氧化层和所述第二场氧隔离区横跨在所述P阱和所述N阱的表面部分区域，且所述第二 P+的右侧与所述多晶硅栅及其覆盖的所述薄栅氧化层相连，所述第二场氧隔离区的右侧与所述第三P+注入区的左侧相连；
所述第三P+的右侧与所述第三场氧隔离区的左侧相连，所述第三场氧隔离区的右侧与所述第二 N+注入区的左侧相连，所述第二 N+注入区的右侧与所述第四场氧隔离区的左侧相连，所述第四场氧隔离区的右侧与所述P衬底的右侧边缘相连；
所述第一 P+注入区与第一金属I相连，所述第一 N+注入区与第一金属2相连接，所述第二 P+注入区与第一金属3相连接,所述多晶娃栅与第一金属4相连接,所述第一金属1、所述第一金属2与第二金属I相连，并从所述第二金属I引出电极，用做器件的金属阴极，所述第一金属3和所述第一金属4与第一金属5相连，所述第三P+注入区与第一金属6相连，所述第二 N+与所述第一金属7相连,所述第一金属6和所述第一金属7与第二金属2相连，并从所述第二金属2引出电极，用作器件的金属阳极。
[0006]本发明的有益技术效果为:
(I)本发明实例器件充分利用了 LDMOS器件能够承受高压击穿的特点，提高器件的耐高压能力，通过所述金属阳极、所述第三P+注入区、所述第N阱、所述P阱、所述第一 N+注入区和所述金属阴极构成一条SCR结构的ESD电流泄放路径，以提高器件的二次失效电流、增强ESD鲁棒性。
[0007](2)本发明实例利用所述金属阳极、由所述第三P+注入区和所述N阱构成一寄生二极管D1，由所述多晶硅栅及其覆盖的栅薄氧化层和所述P阱之间构成LDMOS导电沟道，由所述第二 P+注入区与所述第一 N+注入区构成另一寄生二极管D2，由所述寄生二极管D1、所述LDMOS导电沟道和所述寄生二极管D2构成的ESD电流泄放路径，可以提高器件触发回滞后的维持电流和失效电流，增强器件的ESD鲁棒性。[0008](3)本发明实例器件还能通过调节所述多晶硅栅及其覆盖的所述薄栅氧化层与所述P阱相连接表面的横向长度，根据不同ESD设计窗口，得到能够满足工程实践所需的维持电流和ESD鲁棒性，使器件能应用于不同需求的功率集成电路产品中的高压ESD保护。
[0009]【专利附图】
【附图说明】
图1是本发明实施例的内部结构剖面示意图；
图2是本发明实例用于高压ESD保护的电路连接图；
图3是本发明实例器件的ESD脉冲作用下的等效电路。
【具体实施方式】
[0010]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
本发明实例设计了 一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，既充分利用了 LDMOS器件耐高压特点，又利用了 SCR器件低导通电阻、大电流泄放能力的特点，利用由两个寄生二极管和LDMOS导电沟道相连形成的另一条电流导通路径，一方面可以增大在器件触发回滞后的维持电流；另一方面，还能增大器件导通后的ESD电流泄放能力，增强器件的ESD鲁棒性。且通过调整某些关键的版图尺寸参数，可使器件满足不同需求的功率集成电路产品中的高压ESD保护。
[0011]如图1所示的本发明实例器件内部结构的剖面图，具体为一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，具有SCR结构和两二极管与LDMOS导电沟道相连接的两条ESD电流泄放路径，以增强器件的ESD鲁棒性，提高维持电流。其特征在于:包括P衬底101、P阱102、N阱103、第一 P+注入区104、第一 N+注入区105、第二 P+注入区106、第三P+注入区107、第二 N+注入区108、第一场氧隔离区109、薄栅氧化层110、第二场氧隔离区111、第三场氧隔离区112、第四场氧隔离区113和多晶硅栅114构成。
[0012]在所述P衬底101的表面区域内从左到右依次设有所述P阱102和所述N阱103。
[0013]所述P阱102的表面区域内从左到右依次设计所述第一场氧隔离区109、所述第一 P+注入区104、所述第一 N+注入区105、所述第二 P+注入区106。
[0014]所述第一场氧隔离区109的左侧边缘与所述P衬底101的左侧边缘相连，所述第一场氧隔离区109的右侧与所述第一 P+注入区104的左侧相连，所述第一 P+注入区104的右侧与所述第一 N+注入区105的左侧相连，所述第一 P+注入区104的右侧与所述第一N+注入区105的左侧之间可以直接相连，也可以根据不同ESD保护的需求设定场氧隔离或浅隔离槽隔离，以调节P阱102的寄生电阻，满足不同需求的触发电压，所述第一N+注入区105的右侧与所述第二 P+注入区106的左侧相连，所述第一 N+注入区105的右侧与所述第二 P+注入区106的左侧可以直接相连，也可以保持某一定值的横向间距，但必须保证所述第一 N+注入区105的右侧与所述第二 P+注入区106的左侧之间必须不能有场氧隔离或浅隔离槽隔离，以构成一寄生二极管结构。
[0015]所述N阱103表面部分区域内依次设有所述第二场氧隔离区111、所述第三P+注入区107、所述第三场氧隔离区112、所述第二 N+注入区108和所述第四场氧隔离区113。
[0016]所述多晶硅栅114覆盖在所述薄栅氧化层110和部分所述第二场氧隔离区111的表面部分区域，所述多晶硅栅114及其覆盖的所述薄栅氧化层110和所述第二场氧隔离区111横跨在所述P阱102和所述N阱103的表面部分区域，且所述第二 P+ 106的右侧与所述多晶硅栅114及其覆盖的所述薄栅氧化层110相连，所述第二场氧隔离区111的右侧与所述第三P+注入区107的左侧相连。
[0017]所述多晶硅栅114及其覆盖的所述薄栅氧化层110与所述P阱102相连接表面的横向长度可以根据不同ESD设计窗口的需求灵活调节，调整不同维持电流的值，以满足多种场合的高压ESD保护需求。
[0018]所述第三P+ 107的右侧与所述第三场氧隔离区112的左侧相连，所述第三场氧隔离区112的右侧与所述第二 N+注入区108的左侧相连，所述第二 N+注入区108的右侧与所述第四场氧隔离区113的左侧相连，所述第四场氧隔离区113的右侧与所述P衬底101的右侧边缘相连。
[0019]所述第三P+注入区107和所述N阱103形成一寄生二极管，所述多晶硅栅114及其覆盖的栅薄氧化层110和所述P阱102之间形成的导电沟道和所述第二 P+注入区106与所述第一 N+注入区105形成的另一寄生二极管，所述两个寄生二极管和所述导电沟道构成的另一条ESD电流泄放路径，可以提高器件触发回滞后的维持电流和器件的失效电流，可以增强器件的ESD鲁棒性。
[0020]如图2所示，所述第一 P+注入区104与第一金属I 115相连，所述第一 N+注入区105与第一金属2 116相连接,所述第二 P+注入区106与第一金属3 117相连接,所述多晶娃栅114与第一金属4 118相连接,所述第一金属I 115、所述第一金属2 116与第二金属I 122相连，并从所述第二金属I 122引出电极，用做器件的金属阴极，接ESD脉冲的低电位。
[0021]所述第一金属3 117和所述第一金属4 118与第一金属5 119相连，所述第三P+注入区107与第一金属6 120相连，所述第二 N+ 108与所述第一金属7 121相连，所述第一金属6 120和所述第一金属7 121与第二金属2 123相连,并从所述第二金属2 123引出电极，用作器件的金属阳极，接ESD脉冲的高电位。
[0022]如图3所示，当ESD脉冲作用于本发明实例器件时，所述金属阳极接ESD脉冲高电位(方波脉冲)，所述金属阴极接ESD脉冲低电位(接地)，此时本发明实例器件一方面当所述P衬底101和所述P阱102上的电阻R2上的电压上升至0.7 V时，寄生NPN管T2的发射极正偏，随着ESD脉冲进一步增大，所述N阱103与所述P阱102形成的反偏PN结内的雪崩倍增效应不断增强，并导致空间电荷区内少数载流子的浓度远超过多数载流子时，使所述N阱上的电阻Rl上的电压也上升至0.7 V时，寄生PNP管Tl触发开启，形成由所述第三P+注入区107、所述N阱103、所述P衬底101、所述P阱102、所述第一 N+注入区105构成的寄生SCR结构泄放ESD电流。另一方面由所述第三P+注入区107和所述N阱103构成一寄生二极管Dl，由所述多晶硅栅114及其覆盖的所述栅薄氧化层110与所述P阱102构成的LDMOS导电沟道和由所述第二 P+注入区106与所述第一 N+注入区105构成的另一寄生二极管D2，所述寄生二极管Dl和所述LDMOS导电沟道与所述寄生二极管D2相连，形成第二条ESD电流泄放路径，可以提高器件二次失效电流和维持电流，增强器件的ESD鲁棒性。
[0023]最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，其包括具有两条分别由寄生LDM0S-SCR结构和两个二极管与LDMOS导电沟道相连接的ESD电流泄放路径，以增强器件触发回滞后的维持电流和失效电流，提高器件的ESD鲁棒性，其特征在于:主要由P衬底(101)、P阱(102)、N阱(103)、第一 P+注入区(104)、第一 N+注入区(105)、第二P+注入区(106)、第三P+注入区(107)、第二N+注入区(108)、第一场氧隔离区(109)、薄栅氧化层(110)、第二场氧隔离区(111)、第三场氧隔离区(112)、第四场氧隔离区(113)和多晶硅栅(114)构成； 在所述P衬底(101)的表面区域内从左到右依次设有所述P阱(102)和所述N阱(103)；
所述P阱(102)的表面区域内从左到右依次设计所述第一场氧隔离区(109)、所述第一P+注入区(104)、所述第一 N+注入区(105)、所述第二 P+注入区(106)； 所述第一场氧隔离区(109)的左侧边缘与所述P衬底(101)的左侧边缘相连，所述第一场氧隔离区(109)的右侧与所述第一 P+注入区(104)的左侧相连，所述第一 P+注入区(104)的右侧与所述第一N+注入区(105)的左侧相连，所述第一 P+注入区(104)的右侧与所述第一 N+注入区(105)的左侧之间可以直接相连，也可以根据ESD保护的不同需求设定场氧隔离或浅隔离槽隔离，所述第一 N+注入区(105)的右侧与所述第二 P+注入区(106)的左侧相连，所述第一 N+注入区(105)的右侧与所述第二 P+注入区(106)的左侧可以直接相连，也可以保持某一定值的横向间距，但必须保证所述第一 N+注入区(105)的右侧与所述第二 P+注入区(106)的左侧之间不能有场氧隔离或浅隔离槽隔离； 所述N阱(103)表面部分区域内依次设有所述第二场氧隔离区(111)、所述第三P+注入区(107)、所述第三场氧隔离区(112)、所述第二 N+注入区(108)和所述第四场氧隔离区(113)； 所述多晶硅栅(114)覆盖在所述薄栅氧化层(110)和部分所述第二场氧隔离区(111)的表面部分区域，所述多晶硅栅(114)及其覆盖的所述薄栅氧化层(110)和所述第二场氧隔离区(111)横跨在所述P阱(102)和所述N阱(103)的表面部分区域，且所述第二P+(106)的右侧与所述多晶硅栅(114)及其覆盖的所述薄栅氧化层(110)相连，所述第二场氧隔离区(111)的右侧与所述第三P+注入区(107)的左侧相连； 所述第三P+(107)的右侧与所述第三场氧隔离区(112)的左侧相连，所述第三场氧隔离区(112)的右侧与所述第二 N+注入区(108)的左侧相连，所述第二 N+注入区(108)的右侧与所述第四场氧隔离区(113)的左侧相连，所述第四场氧隔离区(113)的右侧与所述P衬底(101)的右侧边缘相连； 所述第一 P+注入区(104)与第一金属1(115)相连，所述第一 N+注入区(105)与第一金属2(116)相连接，所述第二 P+注入区(106)与第一金属3(117)相连接，所述多晶硅栅(114)与第一金属4(118)相连接,所述第一金属I(115)、所述第一金属2(116)与第二金属1(122)相连，并从所述第二金属1(122)引出电极，用做器件的金属阴极，所述第一金属3(117)和所述第一金属4(118)与第一金属5(119)相连，所述第三P+注入区(107)与第一金属6 (120)相连,所述第二 N+(108)与所述第一金属7 (121)相连,所述第一金属6 (120)和所述第一金属7 (121)与第二金属2 (123)相连,并从所述第二金属2 (123)引出电极,用作器件的金属阳极。
2.如权利要求1所述的一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，其特征在于:所述金属阳极、由所述第三P+注入区(107)和所述N阱(103)构成一寄生二极管Dl，由所述多晶硅栅(114)及其覆盖的栅薄氧化层(110)和所述P阱(102)之间构成LDMOS导电沟道，由所述第二 P+注入区(106)与所述第一 N+注入区(105)构成另一寄生二极管D2，由所述寄生二极管D1、所述LDMOS导电沟道和所述寄生二极管D2构成的ESD电流泄放路径，可以提高器件触发回滞后的维持电流和失效电流，增强器件的ESD鲁棒性。
3.如权利要求1所述的一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，其特征在于:所述多晶硅栅(114)及其覆盖的所述薄栅氧化层(110)与所述P阱(102)相连接表面的横向长度可以根据不同ESD设计窗口的需求灵活调节，以满足多种场合的高压ESD 保护需求。
【文档编号】H01L29/423GK103730462SQ201410024428
【公开日】2014年4月16日 申请日期:2014年1月20日 优先权日:2014年1月20日
【发明者】梁海莲, 黄龙, 毕秀文, 顾晓峰, 董树荣 申请人:江南大学