专利名称：低功耗数控型可控硅电压、电流过零触发器的制作方法
技术领域：
本发明涉及电力电子技术领域，特别是一种微电子电路。
现有的可控硅过零触发器普遍的不足是功耗大。如国内航天部691厂生产的KJ007、KJ008产品，仅直流功耗就为0.1W以上，连同自生电源降压电阻的功耗在内，总功耗可高达数W。国外A·T·A Digest Linear Integrated Circuits Ed.40，1988;Ed.39，1987;Ed.38，1987所报导的同类产品其最小功耗也为200mW，按照应用在220V单相电网上考虑，加上自生电源降压电阻的功耗共约5W。国内西安电子科技大学的90104503.9专利申请，虽说是解决了功耗大，不便于集成化的问题，但又因缺少数码控制之功能，而造成不便于与计算机等设备配合使用的不足。
本发明的目的在于避免上述已有技术的不足，提供一种数码控制的低功耗可控硅电压、电流过零触发器。
本发明采用将数控电路与过零触发电路设置在同一电路上的技术方案，使两者集为一体。其中过零触发电路增设有电流过零检测和电流过零脉冲形成，通过检测可控硅SCR上电压的过零状态来实现负载电流的过零检测，并将电网电压过零信号与负载电流过零脉冲信号(SCR电压过零信号)合成电压/电流过零信号，经选通控制并加以驱动后送到可控硅SCR的门极，从而实现电压、电流过零触发。
本发明的数控电路采用译码器后，并/串转换的结构和对电压过零脉冲分频的结果，以实现随意设置通断次序，使用任何控制码制和随意设置通断基本时间单元，整个数控电路采用CMOS工艺制成。
以下参照附图详细说明本发明的结构原理。
图1是本发明的原理框2是本发明的电路结构3是本发明的分频器波形4是本发明控制负载电流过程波形图如图1所示，本发明由可控硅触发电路和数控电路两部分构成。其中可控硅触发电路由自生直流稳压电源和电压过零检测(1)，电压过零脉冲形成(2)，脉冲放大(3)，电流过零检测(8)，电流过零脉冲形成(9)，触发驱动(7)构成;数控电路由分频器(4)，并/串转换电路(5)，译码器(6)，门路(10)和(11)构成。各部件的功能分别为自生直流稳压电源(1)产生稳压直流，为其它所有电路提供直流供电，电压过零检测与之合为一体，并送出两路信号给电压过零脉冲形成电路(2)，在电压过零瞬间产生窄脉冲，该脉冲经脉冲信号放大(3)后分成两路，一种作为数控电路工作的原始同步信号，另一路与电流过零信号合成后，作为同通断信号相与的选通信号。
电流过零信号(8)的生成是通过对可控硅阳极电压的过零检测而实现对负载电流过零检测，然后经过电流过零脉冲形成电路(9)而产生的。即可控硅SCR不通时，负载电流为0，SCR上的电压为电网电压，当SCR导通时，其上的电压近似为0，负载上有电流。
分频器(4)是对电压过零脉冲信号计数分频产生一个时钟信号。并/串转换电路(5)是将并行的输入码转换成串行的输出码。即输入的控制数码经过译码器的转换产生一组输出通断码，这组并行码再经并/串变换电路就产生了串行的通断控制信号。译码器(6)是对输入控制数码进行译码得到一个以行数码形式存在的通断次序。并/串转换电路输出的通断控制信号通过与门对合成过零信号进行控制，产生触发脉冲，再由放大驱动输至可控硅的门极，从而实现电压电流过零触发。
本发明的电路结构如图2所示。其中二极管D1，D2，D3，D4构成自生直流电源，同时D1，D2，D3，D4又作为过零检测。电阻R3，R4，R5，二极管D8，D9和三极管T1构成过零脉冲成形电路。三极管T2和外围件D6，D7，R6构成过零脉冲信号放大，三极管T3和电阻R7，R8，R9构面触发驱动电路。稳压二极管D1，D2，D3，D4桥式连接，其节点a、b分别连接在整流二极管D5的负端和电网电压的一端作为自生直流电压的稳压管。节点c和节点d作为过零检测输出，c点电压通过电阻R3连接到三极管T1的基板，d点电压通过电阻R4连接到T1管的发射极进行相减，在电网电压过零瞬间从T1管的集电极输出一负脉冲。该脉冲通过二极管D6，D7输入到三极管T2的基极进行放大倒相，从T2管的集电极输出。二极管D10，D11，D12，D13构成电流过零检测，三极管T4与外围件R10，R11，R12，D14，D15构成电流过零脉冲成形。电流过零脉冲成形的输出端连接到或门U4的一端，电压脉冲成形通过T2管放大后分两路输出，一路连接到分频器U1A作为数控电路的原始同步信号，一路连接到或门U4的另一输入端与电流过零信号合成后，再连接到与门U3的一个输入端，接受由并/串转换电路输出的通断控制信号的选通，产生一触发信号。该触发信号连接到触发驱动电路T3的输入端，从其集电极输出一驱动脉冲到可控硅SCR的门极。分频器分为U1A和U1B两个，两次对同步信号进行分频。即从T2管输出的正脉冲连接到分频器U1A的时钟1，分频后产生四个分频输出，其中二分频后脉宽Q0为10ms，四分频后脉宽Q1为20ms，八分频后脉宽Q2为40ms，十六分频的后脉宽Q3为80ms，如图3a所示。用四选一开关选择四个分频中的任意一个作为分频器U1B的时钟2，并将时钟2的三个分频作为并/串转换电路的选通信号，分别连接到U2的A、B、C三端。若选分频器U1A的二分频Q0作为分频器U1B的时钟信号，则U1B的二分频Q′0，四分频Q′1，八分频Q′2的脉冲波形分别如图3b所示。时钟2的脉宽与分频器U1A的四个分频器相对应。即时钟2接U1A的二分频Q0，其脉宽为20ms;时钟2接U1A的四分频Q1，其脉宽为40ms;时钟2接U1A的八分频Q2，其脉宽为80ms;时钟2接U1A的十六分频，其脉宽为16ms。译码器是由门路U5，U6，U7，U8，U9，U10，U11，U12，U13，U14，U15，U16，U17，U18，U19，U20构成。输入控制数码经译码器后得到以并行数码形式存在的一组通断次序，这组通断次序码接入并/串转换电路U2的输入端，在选通信号A、B、C的控制下，将并行码串行输出。例如，译码器输出为00100101(八位)，表示通断次序为断2T，通1T，再断2T，通1T，再断1T。这里0表示断，1表示通，T为通断控制的基本时间单位，是半波的整数倍，该倍数就是分频器的分频数，若分频器为4分频，则基本通断控制时间单位T为4个半波时间，即2个周期，对于50Hz电网就是40ms。并/串转换电路把这种并行通断控制次序码按基本控制时间单位T转为串行方式输出。该输出信号连接到门路U3的一个输入端作为通断控制信号，控制合成过零信号输出到触发驱动路径的通与断。图2中的其它几个外围R1为自生电源和电压过零检测的降压电阻，R2为电流过零检测的降压电阻，C0为自生直流电源的滤波电容，C1和C2用于调节触发脉冲的宽度并滤除电网电压的过零附近的毛刺干扰，以保证电路可靠工作。
实施例本发明的译码器，其输入码采用左移码，译码器的设计真值表如下即
从表所示的通断比可见电流在逐渐增大。
分频器U1A，U1B可选用同步计数器或触发器级联来实现。并/串转换电路U2可以用多选一数据选择器实现，也可以用并入串出的移位寄存器实现。本发明的实施例是采用八选一数据选择器。其工作原理如下表。
表中的三态允许信号和禁止信号分别为并/串转换电路的两种信号。从表示原理可知，当把分频器U1B的三个分频Q′0，Q′1，Q′2信号分别接入八选一数据选择器的选通信号A、B、C时，就可实现从D0～D7的并串交换，输出一个串行的通断信号，并通过与门U3对合成过零信号进行控制，形成触发脉冲。整个工作过程波形如图4所示。其中图4a为过零信号波形图。图4b为通断信号宽度为20ms，通断比为5∶3，则通断信号码为10110101的波形图。图4c为过零信号与通断信号相与后的触发脉冲波形图。该触发脉冲经过T3后放大输出如图4d的脉冲波形，该负脉冲输至可控硅的门极，控制可控硅的通与断，从而实现负载有无电流，该负载电流的波形如图4e所示。
本发明由于将触发电路与数控电路设置在同一电路上，并集为一体，不但使得整个电路功耗低，避免了由自身功耗引起的温升、具有调功节能的优点，而且使器件增添了数码控制功能，可以直接与程控、数控等智能设备配合使用;同时由于数控电路采用对过零脉冲分频的结构和译码后并/串转换的结构，因而可以随意设置通断次序，使用任何控制码制和随意设置通断基本时间单元。
权利要求
1.一种低功耗可控电压、电流过零触发器，包括自生直流电源，过零信号检测，过零脉冲成形，过零脉冲放大和触发驱动电路，其特征在于增设了数字控制电路，且过零触发电路与数字控制电路设置在同一电路上，两者集成为一体。
2.根据权利要求1所述的触发器，其特征在于数控电路采用对过零脉冲分频的结构和译码后并/串转换的结构，以实现随意设置通断次序，使用任何控制码制和随意设置通断基本时间单元。
3.根据权利要求1和2所述的触发器，其特征在于电压过零脉冲输出分为两路，一路连接到分频器作为数控电路的原始时钟信号，另一路作为触发信号连接到或门U4的输入端与电流过零信号合成后，再连接到与门U3的输入端，接受由并/串转换电路输出的通断控制信号的选通，以产生触发脉冲信号。
全文摘要
可控硅电压、电流过零触发器由过零检测、触发电路和数控电路两部分构成，且设置在同一电路中集成为一体。其中过零电路包括有自生直流电源，电压过零信号检测，电流过零检测，过零脉冲成型，过零脉冲放大，触发驱动电路，数控电路包括有分频器，并/串转换电路、译码器，以及电压过零信号与电流过零信号的合成控制电路等。数控电路的连接形式采用译码后再串并转换的结构和采用对过零脉冲分频的结构，以实现随意设置通断次序，使用任何控制码制和随意设置通断基本时间单元之目的。具有功耗低和数码控制功能等优点，便于与计算机等设备配合使用。
文档编号H03K17/13GK1062247SQ9111179
公开日1992年6月24日 申请日期1991年12月21日 优先权日1991年12月21日
发明者张鸿欣, 单佩钧 申请人:西安电子科技大学