一种适合高频应用的薄型功率模块的制作方法

本发明属于功率半导体器件技术领域，具体来说涉及一种适合高频应用的薄型碳化硅(SiC)或其它类型MOSFET模块的设计和实现方法。

背景技术：

碳化硅MOSFET属于宽禁带半导体，不但可以耐受高压和提供大电流，而且控制方便，同时具备更高的允许使用温度的特性，是新一代电机控制、电源逆变的重要功率器件。而且，与硅基的功率器件相比，碳化硅MOSFET可以满足更高的开关频率（>50kHz）的要求，为功率系统进一步提高功率密度，缩小体积提供了可能性。碳化硅MOSFET单芯片，由于受到碳化硅材料性能的限制，单颗芯片的输出电流通常不会超过50A。为了控制更大的功率，可以通过在功率模块内部，进行多个碳化硅MOSFET芯片的并联，来得到数百安培的输出电流。但是，由于碳化硅MOSFET芯片本身尺寸较小，多个并联时，功率模块内部连线较多，电流路径也随之增加，会带来功率模块内部较大的分布电感，而且每颗芯片电流路径上的电感存在差异，这对高频应用是不利的。一方面，多颗并联的碳化硅MOSFET芯片，在开通时，每一颗碳化硅MOSFET芯片各自所承担的电流产生不均衡。严重时，个别芯片承担的电流将远超过其它芯片，导致并联芯片的结温产生较大的差异，结温高的芯片，在设备运行时，其使用寿命会较其它芯片大为缩短。而且，模块的输出电流能力也无法达到设计预期。另一方面，模块内部的分布电感Ls，会在碳化硅MOSFET关断时，产生高于总线电压的过冲电压，ΔV=Ls*dI/dt，其中dI/dt是电流变化率。所以，当开关频率增加，dI/dt必然增加，芯片关断时，电压过冲将更加明显。如果分布电感太高，叠加在总线电压上的总电压，如果超过了碳化硅MOSFET芯片的耐压值，将会导致芯片的击穿而烧毁模块。因此，如何在碳化硅MOSFET模块的设计过程中，降低模块的分布电感，平衡并联芯片的承担电流，是发挥模块性能的关键。

技术实现要素：

本发明是一种适合高频应用的功率模块，针对宽禁带半导体芯片，如碳化硅MOSFET的内部，平衡每颗芯片的栅极控制回路和功率回路的分布电感，从而达到在模块开通时，每颗芯片承担的电流基本平衡，而模块在关断时，每颗芯片承担的电压也基本平衡。

本发明采用了以下技术方案：

一种适合高频应用的薄型功率模块，所述模块从背面开始依次包括：导热底板、覆铜基板以及焊接在覆铜基板上的多个芯片，还有键合导线用于实现芯片之间和芯片与覆铜基板上铜片的连接，模块正面设置有功率端子，功率端子包括输出端子、正极和负极，模块背面设置信号端子，其中多个芯片分为上桥臂组和下桥臂组，上桥臂和下桥臂左右对称分布，每个桥臂含有偶数个并联的功率单元，每个桥臂内的所述偶数个功率单元上下对称分布形成结构对称的两个半区，每个功率单元包含一个MOSFET芯片和一个续流二极管芯片，上桥臂的MOSFET芯片的源极通过键合导线连接续流二极管芯片的阳极并最终连接到功率输出端子，下桥臂的MOSFET芯片的漏极通过键合导线连接续流二极管芯片的阴极并最终连接到功率输出端子，正极和负极功率端子分别采用双引脚，正极和负极功率端子的引脚在覆铜基板上左右对称设置并且每个功率端子的两个引脚上下对称焊接在覆铜基板的铜片上，每个引脚对应一个桥臂的一个半区并与相应半区的芯片电连接，同时在模块内部，功率端子采用弯折的垂直叠层结构。

优选地，所述覆铜基板分为两块，呈左右对称排列，上桥臂和下桥臂分别设置在这两块覆铜基板上。

另外优选地，每个引脚在覆铜基板的铜片上的焊接位置接近与其电连接的对应半区的中轴线。仍然优选地，在覆铜基板的铜片上焊接的正极和负极功率端子的引脚朝向覆铜基板的外侧，从而有利于实现超声波焊接。

在另一个优选实施方案中，输出端子、正极和负极功率端子沿模块的上下对称轴线左右排列，输出端子位于轴线一端，正极和负极功率端子的引脚的焊接位置靠近模块的左右对称轴线。

在再一个优选实施方案中，信号端子与壳体为一体化注塑结构，信号端子的引脚焊接在覆铜基板的铜层上。

作为另一个优选方案，模块正面还具有盖板，盖板上对应于功率端子的部分具有安装开槽，在盖板内面，对应于正极功率端子和负极功率端子的安装开槽之间具有绝缘挡片，挡片的高度足够插入正极功率端子和负极功率端子之间并且与模块内部的灌胶层接触以提供正极功率端子与负极功率端子之间的电气绝缘。

在以上优选方案中，进一步，所述挡片的末端朝向位于中部的功率端子的方向弯曲。

在另一个方案中，模块中所用的续流二极管是快速恢复二极管。

在上述实施方案中，优选地，模块中所用的芯片是基于硅、碳化硅或氮化镓的芯片。

本发明公开了一种适合高频应用的薄型功率模块，通过本发明的方案，对MOSFET功率模块的结构进行了优化，实现了薄型设计，并且针对宽禁带半导体芯片，如碳化硅MOSFET的内部，平衡每颗芯片的栅极控制回路和功率回路的分布电感，从而达到在模块开通时，每颗芯片承担的电流基本平衡，而模块在关断时，每颗芯片承担的电压也基本平衡。

附图说明

图1是最简单的包含两个功率单元的半桥功率模块的电路结构示意图；

图2是本发明功率模块的内部结构示意图；

图3是模块背面端子分布结构示意图；

图4是本发明模块的盖板内面结构示意图。

在图中：1：注塑壳体；2-8：信号端子；9：信号端子的外接部分；10：输出端子；11：输出端子的焊接脚；12a、12b：负极功率端子引脚；13：正极功率端子引脚；14a、14b：陶瓷覆铜基板；15a、15f：碳化硅MOSFET芯片；16a：碳化硅FRD芯片；17：底板；18b：碳化硅MOSFET芯片；19a：碳化硅FRD芯片；20：负极功率端子；22a、22f：；23a、23f：键合导线；30：正极功率端子；40：曲形绝缘挡片；50-52：安装开槽。

具体实施方式

本发明是一种适合高频应用的功率模块，针对宽禁带半导体芯片，如碳化硅MOSFET的内部，平衡每颗芯片的栅极控制回路和功率回路的分布电感，从而达到在模块开通时，每颗芯片承担的电流基本平衡，而模块在关断时，每颗芯片承担的电压也基本平衡。本发明以最常见的半桥功率模块进行说明。如图1所示，半桥功率模块包含了两个碳化硅MOSFET功率单元，上桥臂MOSFET1，下桥臂MOSFET2。实际工作时，上下桥臂的碳化硅MOSFET，交替开通和关断，对输出电流进行控制。上桥臂的栅极回路为G1-S1，而下桥臂的栅极回路为G2-S2。相应的上桥臂功率回路为正极P，下桥臂功率回路为负极N。中间为输出端OUT。在实际功率模块中，由于必须采用多芯片并联的方式，带来的分布电感存在于回路的各个节点。

图2是本发明所涉及的半桥型SiC MOSFET模块。左侧为模块的输出端（AC）10，右侧为模块的正极(P)30，中间为模块的负极(N)20。以模块的上桥臂为例，每个桥臂有六颗MOSFET芯片15a~15f并联，同时，每颗MOSFET附带了反并联的SiC快速二极管（FRD）19a~19f。与此对应，模块的下桥臂，包括了MOSFET芯片18a~18f，以及反并联的快速二极管16a~16f。所有的芯片都焊接在陶瓷覆铜基板上，在本发明中，陶瓷覆铜基板被分为对称的两块14a和14b，并通过焊料层焊接到模块的底板17上。键合导线22a~22f及23a~23f，连接MOSFET的源极和续流二极管的阳极，并通过DBC上的铜条，最终连接到模块的输出端子10。为了降低每一颗芯片的分布电感的差异，模块上下桥臂的并联MOSFET和并联的续流二极管均采取电流路径对称设计，如图2所示，每一组并联芯片（MOSFET+ FRD）的电流路径的长度基本一致。同时，以模块的功率端子安装孔的中心连线为轴，芯片的排列以它作上下对称分布，而每个功率端子的双引脚，也是也是以此轴上下对称，使得流出和流进模块的电流能均匀流经每一组并联芯片。

在优选实施方案中，本发明提供了一种多芯片并联的IGBT模块结构，具有导热底板和陶瓷覆铜陶瓷基板，以及基板上的芯片和互联的键合导线。所述模块从背面开始依次包括：金属底板17、陶瓷覆铜底板（DBC）14a、14b、碳化硅MOSFET芯片15a~15f、18a~18f和碳化硅FRD芯片19a~19f、21a~21f，以及连接芯片，DBC和端子的键合线。其中功率端子N 20与DBC铜层连接的脚距为26毫米至30毫米；功率端子N 20的引脚12a和12b的宽度为3.5毫米至5.5毫米，长度为2.5毫米至3.5毫米，而且朝向DBC外侧，允许超声焊接工艺的实现，如图2所示；功率端子P 30在模块内部与功率端子N 20为90度折弯、垂直叠层结构，其间距为0.5毫米至1毫米，叠层区域的高度为3毫米至5毫米；同时功率端子N 20的引脚设计与功率端子P 30相同，如图2所示。

优选地，模块内部含两块陶瓷覆铜基板14a、14b，每个桥臂的并联芯片数为偶数，而且对应功率端子N 20和P 30的两个引脚，芯片的排布和连接，呈上下对称，如图2所示。

优选地，模块的信号端子（2~8）与壳体为一体化注塑结构，而且信号端子的引脚，与DBC铜层之间，通过超声焊接连接，如图3所示。与DBC铜层实施超声焊接的区域，端子的宽度为2毫米至5毫米。

另外优选地，盖板具有曲形绝缘挡片40，盖板安装后，位于功率端子N 20和P 30的垂直叠层之间，挡片的厚度为0.5毫米至1毫米，挡片的高度为4毫米至6毫米，如图4所示。

在一个优选实施方案中，模块的总高度，从底板到功率端子安装表面，为17毫米。

如上所述的多芯片并联的模块中，所用的芯片可以是基于硅、碳化硅和氮化镓的芯片。

在一个示例性实施方案中，功率端子10、20、30材质为纯铜，厚度1.0毫米至1.2毫米。功率端子N 20为双引脚，每一个引脚在DBC上的位置，必须接近与它电连接的3颗并联芯片的中间，以达到每一路并联芯片的源级电感差异最小。此设计要求，功率端子N 20与DBC铜层连接的双脚脚距为26毫米至30毫米；功率端子N 20的引脚12a和12b的宽度为3.5毫米至5.5毫米，长度为2.5毫米至3.5毫米，而且朝向DBC外侧，允许超声焊接工艺的实现，如图2所示；功率端子P 30，其引脚设计与功率端子N 20相似，而且在模块内部，功率端子P 30与功率端子N 20为垂直叠层结构，叠层长度通过对P和N的折弯，达到最大长度。为了进一步降低P和N的电感，弯折叠层后，两个端子的间距为0.5毫米至1毫米，叠层区域的高度为3毫米至5毫米；按此设计，P和N之间的分布电感，降到了8nH左右。将本发明的模块，采用三维建模，提取模块的分布电感和分布电容，然后计算MOSFET开通时，电流在各芯片的分布。结果表明，各组并联芯片的开通峰值电流，最高和最低的差异，可以控制在10%以内。

进一步，模块的信号端子2~8与壳体为一体化注塑结构，而且信号端子的引脚，与DBC铜层之间，通过超声焊接连接，如图3所示。信号端子2~8的材质为磷青铜，厚度0.2毫米至0.5毫米。

进一步，模块的盖板也为注塑结构，且盖板具有曲形绝缘挡片40。盖板安装后，位于功率端子N 20和P 30的垂直叠层之间，提供P和N端子间的电气绝缘。挡片的厚度为0.5毫米至1毫米，挡片的高度为4毫米至6毫米，并且与模快内部的灌胶层接触。盖板具有功率端子的安装开槽50、51、52，如图4所示。

进一步，模块的壳体和盖板，材质为工程塑料，可以为PBT、PPS或者PA。模块完成后的总高度，从底板到功率端子安装表面，为17毫米。

应了解，虽然图中每个半桥各画出了6个功率单元，但是这仅仅是出于示例的目的，在实际应用中，每个桥臂并联的MOSFET芯片的数目也可以是8个，也可以是10等等，只要是偶数个即可。另外，在文中关于对称的描述，例如左右对称、上下对称，这样的描述也仅仅是出于便于描述的目的。在本文中，将各功率端子安装孔的连线视为左右方向，将垂直于该连线的方向视为上下方向，因此左右对称是指以功率端子安装孔连线中垂线为对称轴的对称，而上下对称是指以该连线为对称轴的对称。但是应该了解，在实际应用中，也可以将该连线视为上下方向，将与其垂直的方向视为左右方向，因此本文中所述的方向也需要做相应调整，但是满足相应对称关系的方案也应该落在本发明的保护范围内。

上面结合附图对本发明的实施方式作了详细的说明，但是本发明不限于上述实施方式，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。