一种低导通压降的晶闸管芯片的制作方法

本实用新型涉及半导体芯片领域，尤其是涉及一种低导通压降的晶闸管芯片。

背景技术：

可控硅芯片由N型硅单晶片构成的N型长基区，在长基区N正面设置的P型短基区，在N型长基区背面设置的P型阳极区及设置在P型短基区上的N+阴极发射区构成。在N+阴极发射区的四周设置有沟槽，所述沟槽从P型短基区一直延伸到N型长基区上。晶闸管芯片导通压降由三部分组成，一是体压降，二是结压降，三是接触压降。通常，为了提高晶闸管芯片的耐压，采取的主要方案是提高N型硅单晶片的厚度和电阻率及N型长基区，P型短基区的厚度。但晶闸管芯片的厚度增大，其导通压降随着增大，尤其是P型短基区的厚度增加，导通压降会显著增大，电流容量变小。如何改变晶闸管芯片的结构，使其即能够保证晶闸管芯片的耐压值不变，又能够降低导通压降是本行业急需解决的问题。

技术实现要素：

本实用新型的目的是提供一种低导通压降的晶闸管芯片，该晶闸管芯片在保证耐压值不变的同时，又能够降低晶闸管芯片的导通压降。

本实用新型解决其技术问题所采用的技术方案是：一种低导通压降的晶闸管芯片，包括N型长基区，P型短基区，P型阳极区，N+阴极发射区及设置在N+阴极发射区四周的沟槽；所述位于N+阴极发射区下方的P型短基区的厚度为位于沟槽位置处P型短基区厚度的45％～65％。

为保证晶闸管芯片的耐压值，所述N+阴极发射区到沟槽的最小距离为250～400um。

优选的，所述位于N+阴极发射区下方的P型短基区的厚度为位于沟槽位置处P型短基区厚度的50％。

优选的，所述N+阴极发射区到沟槽的最小距离为300um。

本实用新型的有益效果：本实用新型在传统晶闸管芯片的基础上通过减少N+阴极发射区下方P型短基区的厚度，从而降低晶闸管芯片的导通压降，同时，由于沟槽附近P型短基区的高度不变，且宽度保证在一定范围内，因此，本实用新型的晶闸管芯片的耐压值能够保持与传统晶闸管芯片的耐压值一致，从而获得一种耐压值高，同时，导通压降低的晶闸管芯片。

以下将结合附图和实施例，对本实用新型进行较为详细的说明。

附图说明

图1为本实用新型的剖视图。

具体实施方式

实施例1：如图1所示，一种低导通压降的晶闸管芯片，包括N型长基区1，P型短基区2，P型阳极区3，N+阴极发射区4及设置在N+阴极发射区4四周的沟槽5；所述位于N+阴极发射区4下方的P型短基区2的厚度为位于沟槽5位置处P型短基区2厚度的35％～55％。所述N+阴极发射区4到沟槽5的最小距离为250～400um。本实施例优选所述位于N+阴极发射区4下方的P型短基区2的厚度为位于沟槽5位置处P型短基区2厚度的45％。所述N+阴极发射区4到沟槽5的最小距离为300um。

以耐压值为2000V，尺寸规格为13.8x13.8mm的晶闸管芯片为例，所述N型长基区1的厚度为2800um，P型阳极区3的厚度为800um，P型短基区2位于沟槽处的厚度为800um，位于N+阴极发射区下方的厚度为400um。经检测，通过100A的电流时，导通压降为1.3V，耐压值2000V不变；而采用传统晶闸管芯片结构，通过100A的电流时，导通压降为1.4V。

实施例2：

一种低导通压降的晶闸管芯片，以耐压值为2000V，尺寸规格为13.8x13.8mm的晶闸管芯片为例，所述N型长基区1的厚度为2800um，P型阳极区3的厚度为800um，位于N+阴极发射区下方的厚度为400um。所述N+阴极发射区4到沟槽5的最小距离为350um。经检测，通过100A的电流时，导通压降为1.32V，耐压值2000V不变。其他同实施例1。