显示屏及其控制方法、显示装置与流程

本发明涉及显示技术领域，特别涉及一种显示屏及其控制方法、显示装置。

背景技术：

显示屏包括显示面板和阵列基板行驱动(英文：Gate driver On Array；简称：GOA)电路，其中，显示面板包括对盒成形的阵列基板和彩膜基板，以及位于阵列基板和彩膜基板之间的液晶。阵列基板包括衬底基板以及形成在衬底基板上的阵列排布的多个薄膜晶体管(英文：Thin Film Transistor；简称TFT)。

相关技术中，薄膜晶体管包括栅极、源极、漏极和有源层，其中，栅极、电极和漏极的材质均为金属，有源层的材质为半导体型碳纳米管。当栅极上施加的电压达到开态电压(通常大于阈值电压)时，有源层将源极和漏极导通，此时，TFT处于开态，TFT中的电流较大，源极上的数据信号能够传输至漏极；当栅极上施加的电压为关态电压(通常小于阈值电压)时，有源层无法将源极和漏极导通，TFT处于关态，TFT中的电流较小，源极上的数据信号无法传输至漏极。

但是，当以半导体型碳纳米管为有源层的TFT覆盖无机钝化层后，有源层中的载流子较容易出现双极性传导的现象(即在超过阈值电压的较大正电压下，载流子为电子，在低于阈值电压的较大负电压下，载流子为空穴，在阈值电压附近，载流子为电子和空穴)，从而使得在控制TFT处于关态时，TFT中的源漏电流较大，TFT的关态电流较大，因此，TFT无法正常使用。

技术实现要素：

为了解决TFT无法正常使用的问题，本发明提供了一种显示屏及其控制方法、显示装置。所述技术方案如下：

第一方面，提供了一种显示屏，所述显示屏包括：显示面板和控制电路，

所述显示面板中阵列基板包括：衬底基板，以及设置在所述衬底基板上薄膜晶体管，所述薄膜晶体管包括：源极、漏极、有源层和n个栅极，所述有源层的材质为半导体型碳纳米管，所述n为大于或等于2的整数，

所述控制电路分别与所述n个栅极中的目标栅极和辅助栅极相连接，所述目标栅极和所述辅助栅极不同，所述控制电路用于在关态时间段向目标栅极输入第一关态电压，在所述关态时间段向辅助栅极输入第二关态电压，使得在所述n个栅极上电压的作用下，所述有源层中形成目标正负PN结，所述目标PN结的正向导通方向与所述有源层中除所述目标PN结所在区域之外的区域中电流的流动方向相反。

可选的，所述控制电路包括：阵列基板行驱动GOA电路和辅助电路，

所述GOA电路与所述目标栅极相连接，所述辅助电路与所述辅助栅极相连接，所述GOA电路用于在所述关态时间段向所述目标栅极输入第一关态电压，所述辅助电路用于在所述关态时间段向所述辅助栅极输入第二关态电压。

可选的，所述n为大于或等于3的整数，所述n个栅极包括：x个第一栅极和y个第二栅极，所述x和所述y均为大于或等于1的整数，且x+y＝n，所述x个第一栅极和所述y个第二栅极间隔设置，

所述x个第一栅极中与第二栅极相邻的第一栅极为目标栅极，所述y个第二栅极中与第一栅极相邻的第二栅极为辅助栅极，所述GOA电路与所述目标栅极相连接，所述辅助电路与所述辅助栅极相连接；

当所述GOA电路向所述目标栅极输入第一关态电压，所述辅助电路向所述辅助栅极输入第二关态电压时，所述有源层中形成目标PN结和辅助PN结，所述辅助PN结的正向导通方向与所述目标PN结的正向导通方向相反。

可选的，所述n为大于或等于3的整数，所述n个栅极包括：x个第一栅极和y个第二栅极，所述x和所述y均为大于或等于1的整数，且x+y＝n，第一栅极组包括所述x个第一栅极，两个第二栅极组包括所述y个第二栅极，所述第一栅极组和所述两个第二栅极组排成一列，且所述第一栅极组位于所述两个第二栅极组之间，

所述x个第一栅极中与第二栅极相邻的第一栅极为目标栅极，所述y个第二栅极中与第一栅极相邻的第二栅极为辅助栅极，所述GOA电路与所述目标栅极相连接，所述辅助电路与所述辅助栅极相连接；

当所述GOA电路向所述目标栅极输入第一关态电压，所述辅助电路向所述辅助栅极输入第二关态电压时，所述有源层中形成目标PN结和辅助PN结，所述辅助PN结的正向导通方向与所述目标PN结的正向导通方向相反。

可选的，所述GOA电路与所述x个第一栅极中的每个第一栅极相连接，所述辅助电路与y个第二栅极中的每个第二栅极相连接，

所述GOA电路用于在所述关态时间段向所述目标栅极输入所述第一关态电压，以及在开态时间段向所述每个第一栅极输入开态电压；

所述辅助电路用于在所述关态时间段向所述辅助栅极输入所述第二关态电压，以及在所述开态时间段向所述每个第二栅极输入所述开态电压。

可选的，所述n个栅极均位于所述有源层的同侧，

所述衬底基板上设置有所述有源层；

设置有所述有源层的所述衬底基板上设置有所述源极和所述漏极；

设置有所述源极和所述漏极的所述衬底基板上设置有栅极绝缘层；

设置有所述栅极绝缘层的所述衬底基板上设置有所述n个栅极；

设置有所述n个栅极的所述衬底基板上设置有钝化层。

可选的，所述n个栅极均位于所述有源层的同侧，

所述衬底基板上设置有所述n个栅极；

设置有所述n个栅极的所述衬底基板上设置有栅极绝缘层；

设置有所述栅极绝缘层的所述衬底基板上设置有所述有源层；

设置有所述有源层的所述衬底基板上设置有所述源极和所述漏极；

设置有所述源极和所述漏极的所述衬底基板上设置有钝化层。

第二方面，提供了一种显示装置，所述显示装置包括第一方面所述的显示屏。

第三方面，提供了一种显示屏的控制方法，所述显示屏为第一方面所述的显示屏，所述显示屏包括：显示面板和控制电路，所述显示面板中阵列基板包括：衬底基板，以及设置在所述衬底基板上薄膜晶体管，所述薄膜晶体管包括：源极、漏极、有源层和n个栅极，所述有源层的材质为半导体型碳纳米管，所述n为大于或等于2的整数，所述控制电路分别与所述n个栅极中的目标栅极和辅助栅极相连接，所述目标栅极与所述辅助栅极不同，所述方法包括：

控制所述控制电路在关态时间段向所述目标栅极输入第一关态电压；

控制所述控制电路在所述关态时间段向所述辅助栅极输入第二关态电压，使得在所述n个栅极上电压的作用下，薄膜晶体管中的有源层中形成目标PN结，所述目标PN结的正向导通方向与所述有源层中除所述目标PN结所在区域之外的区域中电流的流动方向相反。

可选的，所述控制电路包括：GOA电路和辅助电路，所述n为大于或等于3的整数，所述n个栅极包括：x个第一栅极和y个第二栅极，所述x和所述y均为大于或等于1的整数，且x+y＝n，所述x个第一栅极中与第二栅极相邻的第一栅极为目标栅极，所述y个第二栅极中与第一栅极相邻的第二栅极为辅助栅极，所述GOA电路与所述x个第一栅极中的每个第一栅极相连接，所述辅助电路与y个第二栅极中的每个第二栅极相连接，

所述控制所述控制电路在关态时间段向所述目标栅极输入第一关态电压，包括：控制所述GOA电路在所述关态时间段向所述目标栅极输入第一关态电压；

所述控制所述控制电路在所述关态时间段向所述辅助栅极输入第二关态电压，包括：控制所述辅助电路在所述关态时间段向所述辅助栅极输入第二关态电压；

所述方法还包括：

控制所述GOA电路在开态时间段向所述每个第一栅极输入开态电压；

控制所述辅助电路在所述开态时间段向所述每个第二栅极输入所述开态电压。

综上所述，本发明提供的一种显示屏及其控制方法、显示装置，该显示屏中的薄膜晶体管包括至少两个栅极，且GOA电路和辅助电路分别与n个栅极中的不同栅极相连接，且在GOA电路向相连接的栅极施加第一关态电压，辅助电路向相连接的栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示屏的局部结构示意图；

图2为本发明实施例提供的另一种显示屏的局部结构示意图；

图3为本发明实施例提供的又一种显示屏的局部结构示意图；

图4为本发明实施例提供的再一种显示屏的局部结构示意图；

图5为本发明另一实施例提供的一种显示屏的局部结构示意图；

图6为本发明实施例提供的一种显示屏的控制方法的方法流程图；

图7为本发明实施例提供的另一种显示屏的控制方法的方法流程图；

图8为本发明实施例提供的一种目标栅极和辅助栅极上施加的电压的示意图；

图9为本发明实施例提供的一种在开态时间段p型薄膜晶体管上各个栅极对应的能级结构示意图；

图10为本发明实施例提供的一种在关态时间段p型薄膜晶体管上各个栅极对应的能级结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1为本发明实施例提供的一种显示屏0的局部结构示意图，如图1所示，该显示屏0可以包括：显示面板和控制电路01，显示面板中阵列基板可以包括：衬底基板02，以及设置在衬底基板02上薄膜晶体管，薄膜晶体管可以包括：源极031、漏极032、有源层033和n个栅极034，有源层033的材质为半导体型碳纳米管，n为大于或等于2的整数。

控制电路01分别与n个栅极034中的目标栅极和辅助栅极相连接，目标栅极和辅助栅极不同，控制电路01用于在关态时间段向目标栅极输入第一关态电压，在关态时间段向辅助栅极输入第二关态电压，使得在n个栅极034上电压的作用下，有源层033中形成目标正负(英文：Positive and negative；简称：PN)结，目标PN结的正向导通方向与有源层中除目标PN结所在区域之外的区域中电流的流动方向相反。

综上所述，由于本发明实施例提供的显示屏中，薄膜晶体管包括至少两个栅极，且GOA电路和辅助电路分别与n个栅极中的不同栅极相连接，且在GOA电路向相连接的栅极施加第一关态电压，辅助电路向相连接的栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

进一步的，相关技术中，以半导体型碳纳米管为有源层的TFT覆盖无机钝化层后，有源层中的载流子出现双极性传导的现象，当栅极上施加的电压大于阈值电压时，有源层中的载流子为电子，此时TFT处于开态，TFT中的载流子较多，TFT中源极和漏极之间流动的电流为第一电流；当栅极上施加的电压接近阈值电压时，有源层中的载流子为电子和空穴，此时TFT中处于关态，但是有源层中的载流子仍然较多，TFT中源极和漏极之间流动的电流为第二电流。当栅极上施加的电压小于阈值电压时，有源层中的载流子为空穴，此时有源层中的载流子较多，TFT中源极和漏极之间流动的电流为第三电流。示例的，第一电流与第三电流均大于第二电流，因此，相关技术中为了实现TFT的关闭，需要向栅极施加的电压必须位于阈值电压附近，因此，TFT实现关态需要向栅极施加的电压范围较小。且即使向栅极施加位于阈值电压附近的电压，有源层中的载流子仍然较多，使得TFT的关态电流较大。

本发明实施例中，当需要控制TFT处于关态时，可以向目标栅极输入第一关态电压，向辅助栅极输入第二关态电压，形成能够对有源层中载流子的流动起到阻止作用的目标PN结。示例的，该目标栅极上施加的第一关态电压可以与相关技术中在TFT关态时栅极上施加的电压相同。当需要控制TFT处于关态时，无论向目标栅极上施加的电压接近阈值电压还是小于阈值电压，有源层中的载流子为电子和空穴，或者有源层中的载流子为空穴，目标PN结均能够阻止有源层中载流子的运动，因此，减小了TFT的关态电流。且由于在实现TFT关态时，不仅仅向目标栅极施加接近阈值电压的电压，还可以向目标栅极施加小于阈值电压的电压，因此，扩大了在实现TFT关态时，栅极上施加的电压范围。

图2为本发明实施例提供的另一种显示屏的局部结构示意图，如图2所示，控制电路01可以包括：阵列基板行驱动(英文：Gate driver On Array；简称：GOA)电路011和辅助电路012，GOA电路011与目标栅极相连接，辅助电路012与辅助栅极相连接，GOA电路011用于在关态时间段向目标栅极输入第一关态电压，辅助电路012用于在关态时间段向辅助栅极输入第二关态电压。

n可以为大于或等于3的整数，n个栅极034可以包括：x个第一栅极0341和y个第二栅极0342，其中，x和y均可以为大于或等于1的整数，且x+y＝n，x个第一栅极0341和y个第二栅极0342间隔设置。x个第一栅极0341中与第二栅极0342相邻的第一栅极0341为目标栅极，y个第二栅极0342中与第一栅极0341相邻的第二栅极0342为辅助栅极，GOA电路011与目标栅极相连接，辅助电路012与辅助栅极相连接。当GOA电路011向目标栅极输入第一关态电压，辅助电路012向辅助栅极输入第二关态电压时，有源层033中形成目标PN结和辅助PN结，辅助PN结的正向导通方向与目标PN结的正向导通方向相反。

示例的，图2中以n等于3为例，且三个栅极034包括一个第一栅极0341和两个第二栅极0342，一个第一栅极0341和两个第二栅极0342间隔设置，也即第二栅极0342、第一栅极0341和第二栅极0342依次排列。也即图2中的第一栅极0341就是目标栅极，第一栅极0341与GOA电路011相连接，图2中的每个第二栅极0342均为辅助栅极，每个第二栅极0342均与辅助电路012相连接。图2中的x个第一栅极0341与y个第二栅极0342间隔设置时，有源层033中形成的PN结较多，PN结对有源层033中电流的阻挡作用较强。

图3为本发明实施例提供的又一种显示屏的局部结构示意图，如图3所示，控制电路01可以包括：GOA电路011和辅助电路012，GOA电路011与目标栅极相连接，辅助电路012与辅助栅极相连接，GOA电路011用于在关态时间段向目标栅极输入第一关态电压，辅助电路012用于在关态时间段向辅助栅极输入第二关态电压。

n可以为大于或等于3的整数，n个栅极034可以包括：x个第一栅极0341和y个第二栅极0342，x和y均为大于或等于1的整数，且x+y＝n，第一栅极组M包括x个第一栅极0341，两个第二栅极组N包括y个第二栅极0342，且第一栅极组M和两个第二栅极组N排成一列，第一栅极组M位于两个第二栅极组N之间。其中，组成第一栅极组M的x个第一栅极0341中与第二栅极0342相邻的第一栅极0341为目标栅极，且与GOA电路011相连接；组成两个第二栅极组N的y个第二栅极0342中与第一栅极0341相邻的第二栅极0342为辅助栅极，且与辅助电路012相连接。当GOA电路011向目标栅极输入第一关态电压，辅助电路012向辅助栅极输入第二关态电压时，有源层033中形成目标PN结和辅助PN结，辅助PN结的正向导通方向与目标PN结的正向导通方向相反。

图3中以n等于5，x等于1，y等于4为例，也即，图3中的五个栅极包括一个第一栅极组M和两个第二栅极组N，第一栅极组M包括一个第一栅极0341，每个第二栅极组N包括两个第二栅极0342，第二栅极0342、第二栅极0342、第一栅极0341、第二栅极0342和第二栅极0342依次排列。

进一步的，图2和图3中的GOA电路还可以与x个第一栅极中的每个第一栅极相连接，辅助电路还可以与y个第二栅极中的每个第二栅极相连接，GOA电路可以用于在关态时间段向目标栅极输入第一关态电压，以及在开态时间段向每个第一栅极输入开态电压；辅助电路用于在关态时间段向辅助栅极输入第二关态电压，以及在开态时间段向每个第二栅极输入开态电压。

由于本发明实施例中的薄膜晶体管包括至少3个栅极，且GOA电路与目标栅极相连接，辅助电路与辅助栅极相连接，当GOA电路与辅助电路施加电压时，有源层中能够同时形成目标PN结和辅助PN结，且目标PN结的正向导通方向与辅助PN结的正向导通方向相反，使得无论从TFT的任一非栅极输入电信号，并从另一非栅极输出电信号，该目标PN结和辅助PN结中，总有一个PN结的正向导通方向与有源层中电流的流动方向相反。也即，图2中的有源层中能够产生一个正负正(英文：Positive negative and Positive；简称：PNP)结。

图4为本发明实施例提供的再一种显示屏0的局部结构示意图，如图4所示，n个栅极034均位于有源层033的同侧，衬底基板02上设置有有源层033；设置有有源层033的衬底基板02上设置有源极031和漏极032；设置有源极031和漏极032的衬底基板02上设置有栅极绝缘层035；设置有栅极绝缘层035的衬底基板02上设置有n个栅极034；设置有n个栅极034的衬底基板02上设置有钝化层036。也即，图4所示的显示屏中的薄膜晶体管为顶栅型薄膜晶体管。

示例的，在制造如图4所示的显示屏中的薄膜晶体管时，可以首先对衬底基板进行清洗，然后在衬底基板上采用浸涂或者旋涂等方式，沉积一层半导体型碳纳米管薄膜。并通过一次构图工艺(包括涂覆光刻胶、曝光、显影、刻蚀和剥离)对该半导体型碳纳米管薄膜进行处理，得到薄膜晶体管中的有源层。并在形成有有源层的衬底基板上沉积200纳米厚的源漏金属层(材质为铜或者镍)，并通过一次构图工艺对该源漏金属层进行处理后，得到源漏极。进一步的，在得到源漏极后，可以在形成有源漏极的衬底基板上沉积(如采用等离子体增强化学气相沉积法沉积)100纳米厚的氧化硅，形成栅极绝缘层。

之后，可以在形成有栅极绝缘层的衬底基板上沉积220纳米厚的栅金属层(材质可以为钼)，并通过一次构图工艺对该栅金属层进行处理后得到n个栅极。并在形成有n个栅极的衬底基板上沉积300纳米厚的氮化硅得到钝化层。

最后，可以采用一次构图工艺对该钝化层进行处理，使得该钝化层上形成分别与源极、漏极以及栅极相接触的过孔。并在每个过孔中沉积(如采用溅射的方法)135纳米厚的氧化铟锡层，以及对该氧化铟锡层进行一次构图工艺处理，得到该薄膜晶体管。

图5为本发明另一实施例提供的一种显示屏0的局部结构示意图，如图5所示，n个栅极034可以均位于有源层033的同侧，衬底基板02上设置有n个栅极034；设置有n个栅极034的衬底基板02上设置有栅极绝缘层035；设置有栅极绝缘层035的衬底基板02上设置有有源层033；设置有有源层033的衬底基板02上设置有源极031和漏极032；设置有源极031和漏极032的衬底基板02上设置有钝化层036。也即，图5所示的显示屏中的薄膜晶体管为底栅型薄膜晶体管。

示例的，在制造如图5所示的显示屏中的薄膜晶体管时，可以首先对衬底基板进行清洗，并在衬底基板表面沉积2200纳米厚的栅金属层(材质可以为钼)。并通过一次沟通工艺对该栅金属层进行处理得到n个栅极。

然后，可以在形成有n个栅极的衬底基板表面沉积100纳米至200纳米厚的氧化硅层或者氮化硅层，得到栅极绝缘层。并在栅极绝缘层表面采用浸涂或者旋涂等方式涂布一层半导体型碳纳米管薄膜。并通过一次构图工艺(包括涂覆光刻胶、曝光、显影、刻蚀和剥离)对该半导体型碳纳米管薄膜进行处理，得到薄膜晶体管中的有源层。

并在形成有有源层的衬底基板上沉积200纳米厚的源漏金属层(材质为铜或者镍)，并通过一次构图工艺对该源漏金属层进行处理后，得到源漏极。之后，可以在形成有源漏极的衬底基板上沉积300纳米厚的氮化硅得到钝化层。

最后，可以采用一次构图工艺对该钝化层进行处理，使得该钝化层上形成分别与源极、漏极以及栅极相接触的过孔。并在每个过孔中沉积(如采用溅射的方法)135纳米厚的氧化铟锡层，以及对该氧化铟锡层进行一次构图工艺处理，得到该薄膜晶体管。

需要说明的是，本发明实施例中的辅助电路可以集成在GOA电路中，该辅助电路也可以集成在显示屏上的其他电路中，如该辅助电路还可以集成在显示屏上的静电释放电路(英文：Electro-Static discharge；简称：ESD)中，本发明实施例对此不作限定。可选的，本发明实施例中有源层的材质还可以为硅纳米线、三五族纳米线等一维材料，或者交叠结构的半导体材质(如X，Y型结构的半导体材质)。

进一步的，本发明实施例中的薄膜晶体管包括至少两个栅极，图2和图3分别示出了该至少两个栅极的两种组成情况以及排布情况，且图2和图3中的至少两个栅极沿源极到漏极的方向在衬底基板上依次设置，且两个栅极在衬底基板上的正投影区域与源漏极图案在衬底基板上的正投影区域存在重叠。实际应用中，该至少两个栅极还可以沿源极到漏极的方向在衬底基板上依次设置，且该两个栅极在衬底基板上的正投影区域与源漏极图案在衬底基板上的正投影区域不存在重叠，且有源层能够在该至少两个栅极的作用下产生目标PN结。也即，本发明实施例对至少两个栅极的组成情况以及排布情况不进行限定，但是本发明实施例中的至少两个栅极能够影响有源层产生目标PN结。

综上所述，由于本发明实施例提供的显示屏中，薄膜晶体管包括至少两个栅极，且GOA电路和辅助电路分别与n个栅极中的不同栅极相连接，且在GOA电路向相连接的栅极施加第一关态电压，辅助电路向相连接的栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

本发明实施例提供了一种显示装置，该显示装置可以包括如图1、图2、图3、图4或图5所示的显示屏0。

该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

综上所述，由于本发明实施例提供的显示装置中的显示屏中，薄膜晶体管包括至少两个栅极，且GOA电路和辅助电路分别与n个栅极中的不同栅极相连接，且在GOA电路向相连接的栅极施加第一关态电压，辅助电路向相连接的栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

如图6所示，本发明实施例提供了一种显示屏的控制方法，该显示屏可以为图1、图2、图3、图4或图5所示的显示屏0，该显示屏的控制方法可以包括：

步骤601、控制控制电路在关态时间段向目标栅极输入第一关态电压；

步骤602、控制控制电路在关态时间段向辅助栅极输入第二关态电压，使得在n个栅极上电压的作用下，薄膜晶体管中的有源层中形成目标PN结，目标PN结的正向导通方向与有源层中除目标PN结所在区域之外的区域中电流的流动方向相反。

综上所述，由于本发明提供的显示屏的控制方法中，在控制电路向目标栅极施加第一关态电压，向辅助栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

可选的，步骤601可以包括：控制GOA电路在关态时间段向目标栅极输入第一关态电压；

步骤602可以包括：控制辅助电路在关态时间段向辅助栅极输入第二关态电压：

可选的，该显示屏的控制方法还可以包括：

控制GOA电路在开态时间段向每个第一栅极输入开态电压；

控制辅助电路在开态时间段向每个第二栅极输入开态电压。

综上所述，由于本发明提供的显示屏的控制方法中，在控制电路向目标栅极施加第一关态电压，向辅助栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

如图7所示，本发明实施例提供了另一种显示屏的控制方法，该显示屏可以为图1、图2、图3、图4或图5所示的显示屏0，该显示屏的控制方法可以包括：

步骤701、在开态时间段分别控制GOA电路向每个第一栅极输入开态电压，以及控制辅助电路向每个第二栅极输入开态电压。

示例的，GOA电路可以同时与所有的第一栅极相连接，且辅助电路也可以同时与所有的第二栅极相连接。在开态时间段时，可以同时控制GOA电路向每个第一栅极输入开态电压，以及控制辅助电路向每个第二栅极输入开态电压。此时，一个薄膜晶体管中的每个栅极上的电压均为开态电压，此时，有源层处于积累状态，薄膜晶体管处于开启的状态。

图8为本发明实施例提供的一种目标栅极和辅助栅极上施加的电压的示意图。图9为本发明实施例提供的一种在源漏极电压为零伏时，在开态时间段p型薄膜晶体管上各个栅极对应的能级结构示意图，需要说明的是，图8和图9均以多个栅极的排布如图2所示为例。

如图8所示，在开态时间段，GOA电路向每个第一栅极输入开态电压-V1，辅助电路向每个第二栅极输入开态电压-V1，此时，目标栅极上施加的电压为开态电压-V1，辅助栅极上施加的电压也为开态电压-V1。如图9所示，此时，每个栅极(每个第一栅极和每个第二栅极)上输入的电压均为开态电压，有源层中每个栅极对应的区域的导带均相同，有源层中每个栅极对应的区域的价带也相同，且此时价带靠近费米能级，有源层中的空穴流动形成电流。此时该薄膜晶体管的工作状态与相关技术中薄膜晶体管在开态时间段的工作状态相同。

步骤702、在关态时间段分别控制GOA电路向目标栅极输入第一关态电压，以及控制辅助电路向辅助栅极输入第二关态电压。

示例的，多个第一栅极中与第二栅极相邻的第一栅极为目标栅极，多个第二栅极中与第一栅极相邻的第二栅极为辅助栅极。在关态时间段(也即需要将薄膜晶体管关闭时)，可以分别控制GOA电路向目标栅极输入第一关态电压，以及控制辅助电路向辅助栅极输入第二关态电压，使得目标栅极与辅助栅极形成目标PN结，进一步的，当多个栅极的分布状态如图2或图3所示时，目标栅极和辅助栅极不仅仅能够形成目标PN结，还能够形成辅助PN结，且目标PN结的正向导通方向与辅助PN结的正向导通方向相反。

图10为本发明实施例提供的一种在在源漏极电压为零伏时，关态时间段p型薄膜晶体管上各个栅极对应的能级结构示意图，需要说明的是，图10以多个栅极的排布如图2所示为例。

如图8所示，在关态时间段，GOA电路向目标栅极输入第一关态电压+V1，辅助电路向辅助栅极输入第二关态电压+V1-V0，也即，此时目标栅极与辅助栅极输入的电压不同，示例的，V0可以为预设的一个恒定电压。如图10所示，此时，目标栅极上输入的电压为第一关态电压，有源层中目标栅极对应的区域的导带相较于价带更加靠近费米能级，也即此时有源层中目标栅极对应的区域中的载流子发生了反型，此时有源层中目标栅极对应的区域中的电子流动形成电流，也即，在关态时间段，有源层中目标栅极对应的区域中出现了电流。

但是，由于本发明实施例中位于目标栅极两侧的辅助栅极上均施加有第二关态电压，使得有源层中辅助栅极对应的区域的价带相较于导带更加靠近费米能级，有源层中辅助栅极对应的区域中的空穴较多。且在两个辅助栅极上的电压与目标栅极上电压的作用下，有源层中形成两个正向导通方向相反的PN结，且该两个PN结中存在至少一个PN结的正向导通方向与有源层中目标栅极对应的区域中电流的流动方向相反。另外，由于有源层中两个辅助栅极对应的区域中的空穴较多，该区域中的空穴能够与有源层中目标栅极对应的区域中的电子结合，从而进一步的减少了有源层中电子的流动，减小了有源层中的关态电流，提高了薄膜晶体管的开态电流与关态电流的比例。

综上所述，由于本发明提供的显示屏的控制方法中，在控制电路向目标栅极施加第一关态电压，向辅助栅极施加第二关态电压时，有源层能够在n个栅极上电压的作用下产生目标PN结，且该目标PN结的正向导通方向与有源层中其他区域中电流的流动方向相反。即使该有源层中的载流子发生了反型，该目标PN结也能够对有源层中载流子的流动起到阻止作用，从而减小了TFT的关态电流，使得TFT能够正常使用。

需要说明的是，本发明实施例中的显示屏实施例、显示屏的控制方法实施例以及显示装置实施例均可以互相参考，本发明实施例在此不做赘述。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。