处理数据传输的装置的制作方法

本发明涉及数据传输，尤其涉及用于多工处理数据传输的装置与方法。

背景技术

数据传输技术广泛地被使用。对数据传输而言，一协议是需要的。近来，一usb(通用序列总线)type-c连接器标准已被采用。一个符合usbtype-c标准的连接器允许使用者使用相同的物理接脚来传输不同协议的数据，举例而言，该相同的物理接脚及其电性信号除可用来依据一usb协议传输数据，也可用来依据一displayport(显示接口)协议传输数据。然而，针对不同的协议，其电性信号须相异地被处理。因此，一多工功能是需要的，以根据被使用的协议来处理电性信号。

本领域需要的是一种装置与方法，能够依据一被使用的协议来多工处理一多模连接器的一高速接脚的一电性信号，该协议用于一数据传输，该数据传输关联上述电性信号。

技术实现要素：

于一实施例中，本发明的一装置包含：一半导体裸晶，其包含一第一i/o(输入/输出)垫、一第二i/o垫、一开关以及一内部处理器，其中当一控制信号被确立时，该开关用来将该第一i/o垫短路至该第二i/o垫；以及一半导体封装件，其包含一第一接合垫用来电性连接该第一i/o垫、一第二接合垫用来电性连接该第二i/o垫、一第一端用来电性连接一多模连接器的一高速接脚、一第二端用来电性连接一外部处理器、一第一路由路径用来将该第一端电性连接该第一接合垫、以及一第二路由路径用来将该第二端电性连接该第二接合垫，其中当该控制信号被确立时，该外部处理器用来依据一第一协议以处理位于该第二端的一电性信号，当该控制信号被解除确立时，该内部处理器用来依据一第二协议以处理位于该第一i/o垫的一电性信号。于一实施例中，该第一接合垫经由一第一接合线电性连接该第一i/o垫，而该第二接合垫经由一第二接合线电性连接该第二i/o垫。于一实施例中，该第一接合线与该第二接合线是实质平行的，且邻近彼此。于一实施例中，该半导体封装件是一bga(球栅阵列)封装件。于一实施例中，该第一路由路径包含一金属走线。于一实施例中，该第一路由路径进一步包含一通孔。于一实施例中，该第二路由路径包含一通孔。于一实施例中，经由布局于一pcb(印刷电路板)上的一第一金属走线，该第一端电性连接该多模连接器的该高速接脚；而经由布局于该pcb上的一第二金属走线，该第二端电性连接该外部处理器。于一实施例中，该第一金属走线与该第二金属走线是布局于该pcb的不同层上。

于一实施例中，本发明的一方法包含：将一半导体封装件的一第一端与一第二端分别电性连接一多模连接器的一高速接脚与一外部处理器，其中当一控制信号被确立时，该外部处理器用来依据一第一协议以处理来自/送至该第二端的一电性信号；将该第一端与该第二端分别电性连接该半导体封装件的一第一接合垫与一第二接合垫；将该第一接合垫与该第二接合垫分别电性连接一半导体裸晶的一第一i/o(输入/输出)垫与一第二i/o垫；检查该控制信号是否被确立；若该控制信号被确立，使用一开关以将该第一i/o垫与该第二i/o垫短路；以及若该控制信号未被确立，使用一内部处理器以依据一第二协议处理位于该第一i/o垫的一电性信号。于一实施例中，该第一接合垫经由一第一接合线电性连接该第一i/o垫，而该第二接合垫经由一第二接合线电性连接该第二i/o垫。于一实施例中，该第一接合线与该第二接合线是实质平行的，且邻近彼此。于一实施例中，该半导体封装件是一bga(球栅阵列)封装件。于一实施例中，该半导体封装件的一第一路由路径包含一金属走线。于一实施例中，该第一路由路径进一步包含一通孔。于一实施例中，该半导体封装件的一第二路由路径包含一通孔。于一实施例中，经由布局于一pcb(印刷电路板)上的一第一金属走线，该第一端电性连接该多模连接器的该高速接脚；而经由布局于该pcb上的一第二金属走线，该第二端电性连接该外部处理器。于一实施例中，该第一金属走线与该第二金属走线是布局于该pcb的不同层上。

有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。

附图说明

图1是依据本发明的一实施例显示一装置的一示意图；以及

图2是依据本发明的一实施例显示一方法的一流程图。

附图标记说明：

100装置

110半导体封装件

111第一端

112第二端

113第一路由路径

114第二路由路径

115第一接合垫

116第二接合垫

120半导体裸晶

121第一i/o垫

122第二i/o垫

123开关

125内部处理器

131第一接合线

132第二接合线

101第一短折线

102第二短折线

ctl控制信号

210～270步骤

具体实施方式

本发明涉及数据传输。本说明书说明了本发明的数个实施例，以呈现实施本发明的优选方式，然而，本领域人士应当了解，本发明可通过多种方式来实作，而不受限于下述的特定实施例或其中任一实施例所载的技术特征，另外，现有技术的细节将不被显示或说明，以避免妨碍本发明的特点的呈现。

本领域技术人员可以了解使用于本公开中关于微电子的用语与基本概念，例如「电性信号」、「半导体裸晶(semiconductordie)」、「半导体封装件(semiconductorpackage)」、「端」、「接合垫(bondpad)」、「i/o(输入/输出)垫」、「接合线」、「开关」、「pcb(印刷电路板)」、「连接器」、「数据传输」以及「协议(protocol)」。如上所述的用语与基本概念为本领域人士所熟知，因此在此不会被详述。

一逻辑信号是一具有二种可能状态(「1」与「0」)的信号。当一逻辑信号处于状态「1」，我们称此逻辑信号「被确立(asserted)」；当此逻辑信号处于状态「0」，我们称此逻辑信号「被解除确立(de-asserted)」。

于本公开中，一「处理器」是一种用来(configuredto)处理电性信号的装置，从而实现有关数据传输的功能。举例而言，一处理器可能用来实现一传输功能，其中一数据串流按照一特定协议被转换为一电性信号。于另一方面，一处理器可能用来实现一接收功能，其中一电性信号按照一特定协议被转换为一数据串流。

依据本发明的一实施例，图1示出的了一装置100的示意图。装置100包含一半导体裸晶120以及一半导体封装件110。半导体裸晶120包含一第一i/o(输入/输出)垫121、一第二i/o垫122、一开关123以及一内部处理器125。开关123受控于一控制信号ctl，其是一逻辑信号，开关123用来于该控制信号ctl被确立时，将第一i/o垫121与第二i/o垫122短路。内部处理器125也受控于该控制信号ctl，并于该控制信号ctl被解除确立时被致动(activated)。半导体封装件110包含一第一端111、一第二端112、一第一路由路径113、一第二路由路径114、一第一接合垫115以及一第二接合垫116。第一端111经由第一路由路径113电性连接第一接合垫115，而第二端112经由第二路由路径114电性连接第二接合垫116。

于一实施例中，装置100进一步包含一第一接合线131，其用来将第一接合垫115连接第一i/o垫121，装置100另包含一第二接合线132，其用来将第二接合垫116连接第二i/o垫122。第一端111电性连接一多模连接器的一高速接脚(ahigh-speedpinofamulti-modeconnector)，如第一短折线101所示；而第二端112电性连接一外部处理器，如第二短折线102所示。

装置100用来提供一多工功能(multiplexingfunction)，以支持一多模数据传输功能。于一非限制性的例子中，前述多模连接器是一usbtype-c连接器，其中位于前述多模连接器的高速接脚的一电性信号符合一usb协议或一displayport(显示端)协议。该高速接脚电性连接第一端111(如第一短折线101所示)，从而经由第一路由路径113、第一接合垫115以及第一接合线131等一连串的转接，以电性连接第一i/o垫121。当位于该多模连接器的高速接脚的电性信号的协议是usb/displayport协议时，前述控制信号ctl被确立/被解除确立，从而使开关123形成通路/断路，并解除致动/致动内部处理器125。于一实施例中，当内部处理器125被致动时，内部处理器125用来依据该displayport协议处理位于第一i/o垫121的电性信号，从而依据该displayport协议有效地处理位于该多模连接器的高速接脚的电性信号。当该控制信号ctl被确立时，位于第一i/o垫121的电性信号并非被内部处理器125处理，而是经由开关123、第二i/o垫122、第二接合线132、第二接合垫116、第二路由路径114以及第二端112等一连串的转接，以转传给前述外部处理器。

于一实施例中，该外部处理器依据一usb协议处理位于第二端112的电性信号，因此，当该控制信号ctl被确立，该外部处理器依据一usb协议，有效地处理位于该多模连接器的高速接脚的电性信号，换言之，若所依据的协议是displayport，装置100就地(locally)处理位于该多模连接器的高速接脚的电性信号，否则就经由该第二端112转传该电性信号给该外部处理器。

于一实施例中，第一接合线131与第二接合线132是实质平行的，并彼此相邻，这样的设置有助于在该控制信号ctl被确立时，减轻第一接合线131与第二接合线132的整体电感，此是得益于电流的一相反流向。

于一实施例中，半导体封装件110是一bga(球栅阵列)封装件，其中第一端111与第二端112均为焊球(balls)。于一实施例中，第一路由路径113包含一金属走线(metaltrace)。于一实施例中，第一路由路径进一步包含一通孔(via)。于一实施例中，第二路由路径114包含一通孔。于一实施例中，半导体封装件110装设于(attachedto)一pcb(印刷电路板，未由图1清楚地显示，但由第一短折线101与第二短折线102来表示)，其中第一端111接触该pcb的一第一焊垫，且第二端112接触该pcb的一第二焊垫。于一实施例中，该第一焊垫用来经由该pcb之一第一金属走线，电性连接该多模连接器的高速接脚；而该第二焊垫用来经由该pcb的一第二金属走线，电性连接该外部处理器。于一实施例中，该第一金属走线与该第二金属走线是布局于该pcb的不同的二层上。

于一替代性的实施例中，半导体封装件110是一覆晶(flip-chip)封装件，其中第一接合垫115直接接触第一i/o垫121，且第二接合垫116直接接触第二i/o垫122，因此，第一接合线131与第二接合线132非必要。

于另一实施例中，半导体封装件110是一qfp(四方引脚扁平封装(quadflatpackage))封装件。

于又一实施例中，半导体封装件110是一qfn(四方扁平无引脚(quadflatno-lead))封装件。

于一实施例中，如图2所示出的的流程图200，一方法包含下列步骤：将一半导体封装件的一第一端与一第二端分别电性连接一多模连接器的一高速接脚与一外部处理器，其中当一控制信号被确立时，该外部处理器用来依据一第一协议以处理来自/送至该半导体封装件的该第二端的一电性信号(步骤210)；将该半导体封装件的该第一端与该第二端分别电性连接该半导体封装件的一第一接合垫与一第二接合垫(步骤220)；将该半导体封装件的该第一接合垫与该第二接合垫分别电性连接一半导体裸晶的一第一i/o垫与一第二i/o垫(步骤230)；检查该控制信号是否被确立(步骤250)；若该控制信号被确立，使用一开关以将该第一i/o垫与该第二i/o垫短路(步骤260)；以及若该控制信号未被确立，使用一内部处理器以依据一第二协议处理位于该第一i/o垫的一电性信号(步骤270)。

虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护实施方式，换言之，本发明之专利保护范围须视本说明书之权利要求所界定者为准。