一种半导体器件的制作方法、半导体器件及电子装置与流程

本发明涉及半导体技术领域，具体而言涉及一种环绕式栅极互补金属氧化物半导体器件的制作方法。

背景技术：

mos晶体管是现代集成电路中最重要的元件之一。mos晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。mos晶体管通过在栅极施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。

随着半导体技术的发展，传统的平面式的mos晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(finfet)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

通过在鳍式场效应晶体管的形成方法中增加以下两个工艺步骤，就可以形成环绕式栅极互补金属氧化物半导体。由此，环绕式栅极纳米线金属氧化物半导体场效应晶体管(mosfets)是鳍式场效应晶体管(finfet)的一种可能的扩展。上述的两个工艺步骤为：步骤a)，在半导体衬底上形成硅锗/硅鳍式结构，其中，鳍式结构可以包括相互之间堆迭设置的多个硅锗层和硅层，例如，依次堆迭的硅锗层、硅层、锗硅层、硅层、锗硅层……。步骤b)，在置换金属栅工艺步骤中，选择性的去除硅锗层，然后，在去除的硅锗层和虚拟栅极的位置形成高k金属栅，这样，高k金属栅就环绕硅层，从而形成环绕式栅极金属氧化物半导体。

但是目前的平面式的环绕式栅极金属氧化物半导体(gaamos)仍然存在底部寄生金属氧化物半导体的问题。

因此，有必要提供一种新的制作方法，以至少部分地解决目前所存在的问题。

技术实现要素：

针对上述问题，一方面，本发明提供一种半导体器件的制作方法，其特征在于，包括以下步骤：

步骤a)，提供半导体衬底；

步骤b)，在所述半导体衬底上形成鳍式结构；

步骤c)，在所述鳍式结构上形成横跨所述鳍式结构的虚拟栅极；

步骤d)，刻蚀所述鳍式结构的位于所述虚拟栅极两侧的部分至所述半导体衬底的顶表面；

步骤e)，在所述顶表面上沉积底部隔离层；

步骤f)，在所述底部隔离层上外延生长源区和漏区。

在本发明的一个示例中，在所述步骤f)之后，还包括以下步骤：

步骤g)，在所述虚拟栅极之间沉积层间介质，并研磨所述层间介质；

步骤h)，去除所述虚拟栅极和所述虚拟栅极下方的部分所述鳍式结构；

步骤i)，在去除的所述虚拟栅极和所述虚拟栅极下方的部分所述鳍式结构的位置形成高k金属栅，所述高k金属栅环绕所述鳍式结构的未被去除的部分，以形成环绕式栅极结构。

在本发明的一个示例中，所述鳍式结构包括多个堆迭的材料层。

在本发明的一个示例中，所述多个堆迭的材料层包括硅锗层和/或硅层。

在本发明的一个示例中，所述硅锗层和所述硅层从下至上依次堆迭，在步骤h)中，去除的是位于所述硅层下面的所述硅锗层。

在本发明的一个示例中，在形成所述鳍式结构之后，所述虚拟栅极形成之前，还包括在所述鳍式结构的顶面和侧面形成氧化物的步骤。

在本发明的一个示例中，在形成所述虚拟栅极之后，还包括在所述虚拟栅极的两侧形成间隙壁的步骤。

在本发明的一个示例中，还包括在所述半导体衬底的表面上形成有隔离材料层的步骤。

本发明还公开了一种根据上述之一所述的方法制备得到的半导体器件。

本发明还公开了一种电子装置，其特征在于，所述电子装置包括上述的半导体器件。

本发明提出了形成环绕式栅极金属氧化物半导体(gaamos)的工艺流程，该工艺流程解决了平面式的环绕式栅极金属氧化物半导体(gaamos)底部寄生金属氧化物半导体(mos)的问题。通过去除鳍式结构的位于虚拟栅极两侧的部分，并在去除的部分的位置外延生长源区和漏区之前，在栅极两侧的顶表面上沉积底部隔离层，以使底部隔离层覆盖器件底部暴露源区和漏区的体区域，源区和漏区的外延自沟道区域生长，与底部体区隔离。本发明形成平面式的环绕式栅极金属氧化物半导体(gaamos)是3端结构，源区和漏区与体硅衬底完全隔离。本发明的方法也适用于形成鳍式场效应晶体管(finfet)，以减少源区和漏区到体区的泄漏电流。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1～图6示出了本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；

图7示出了根据本发明一实施方式的电子装置的示意图；以及

图8示出了根据本发明一实施方式的半导体器件的制作方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的示例。相反地，提供这些示例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体示例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳示例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明的公开了一种形成环绕式栅极金属氧化物半导体(gaamos)的工艺流程，以此来解决平面式的环绕式栅极金属氧化物半导体(gaamos)底部寄生金属氧化物半导体(mos)问题。形成的环绕式栅极金属氧化物半导体(gaamos)是三端结构，源区和漏区与体硅衬底完全隔离，不需要常规的注入来在体硅衬底中形成阱结构，解决了底部寄生金属氧化物半导体的问题。

具体地，本发明通过在现有的鳍式场效应晶体管(finfet)的形成工艺中增加两个工艺步骤，以此来形成本发明的环绕式栅极纳米线金属氧化物半导体场效应晶体管(mosfets)。在一个示例中，所述两个工艺步骤包括：步骤a)，在半导体衬底上形成硅锗/硅鳍式结构，其中，鳍式结构可以包括相互之间堆迭设置的多个硅锗层和硅层，例如，从下至上依次堆迭的硅锗层、硅层、硅锗层、硅层、硅锗层……。步骤b)，在置换金属栅工艺步骤中，选择性的去除硅锗层，然后，在去除的硅锗层和虚拟栅极的位置形成高k金属栅，这样，高k金属栅就环绕硅层，从而形成环绕式栅极结构。

本发明的形成环绕式栅极纳米线金属氧化物半导体场效应晶体管(mosfets)的工艺流程包括以下几个步骤：

步骤a)，提供半导体衬底100；

半导体衬底100可以是硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅和硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)中的至少一种。在一个示例中，半导体衬底100是硅衬底。

在一个示例中，半导体衬底100可以包括nmos区域和pmos区域。

半导体器件中的导电类型主要包括两种，即：p型掺杂和n型掺杂。其中，p型掺杂的主要掺杂元素包括硼(b)和磷(p)，而n型掺杂的主要掺杂元素为砷(as)。在根据本发明的一个示例中。上述掺杂一般是通过注入的方法实现。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。

半导体衬底100中可以不包括阱结构。

步骤b)，在所述半导体衬底100上形成鳍式结构200；

如图1所示，鳍式结构200为形成在半导体衬底上的多个材料层。在一个示例中，所述多个材料层包括第一材料层210与第二材料层220，其中，第一材料层210与第二材料层220堆迭形成在半导体衬底上。第一材料层210与第二材料层220的材料均为半导体材料，在一个示例中，第一材料层210与第二材料层220的材料为硅锗、硅材料或包括硅锗、硅材料，在一个示例中，第一材料层210的材料可以为硅锗或包括硅锗，第二材料层220的材料为硅或包括硅材料。在一个示例中，鳍式结构200的硅锗层形成在半导体衬底上，硅层形成在硅锗层上。本领域技术人员可知晓，在半导体衬底上形成的鳍式结构200的个数可以为一个或多个。在步骤b)中还包括刻蚀所述半导体衬底而形成的鳍式的基部240的步骤，所述多个堆迭的材料层形成在所述基部240上。

鳍式结构200可由任何适合的工艺形成，如各种沉积法、光显影技术及/或蚀刻工艺。在一个示例中，光显影技术包含形成光阻层覆盖基板、使光阻层曝露于一图样下、进行一曝光后烘烤工艺以及对光阻显影(develop)以形成包含光阻层的屏蔽元件等步骤。屏蔽元件可接着被用以将鳍式结构200蚀刻入硅层。鳍式结构200的蚀刻可通过反应式离子蚀刻(reactiveionetching；rie)及/或其它适合的蚀刻工艺完成。在一示例中，鳍式结构200可由蚀刻基板上的一层硅形成。此层硅可为绝缘底半导体上的一个硅层(覆盖于绝缘层上)。鳍式结构200还可包含覆盖于鳍上的一个覆盖层。覆盖层可为一个硅覆盖层。于其它实施例中，也可由上述的方式形成多层平行的鳍状结构。

在一个示例中，形成鳍式结构200后，还包括在鳍式结构200的顶表面和侧壁上形成氧化物层230的步骤。

半导体衬底100的表面上形成有隔离材料层a，隔离材料层a的表面低于鳍式结构200的顶表面，隔离材料层a的作用是电学隔离相邻的鳍式结构200，隔离材料层a的材料可以为氧化硅、氮化硅或氮氧化硅。在一个示例中，隔离材料层a的材料为氧化硅。隔离材料层a的形成过程包括：首先，形成覆盖半导体衬底100和鳍式结构200的隔离材料层a，然后，采用化学机械研磨工艺平坦化隔离材料层a，以鳍式结构200的顶部表面为停止层，接着，回蚀刻去除部分隔离材料层a，形成隔离材料层a。

鳍式结构200中可以掺杂p型杂质离子或n型杂质离子。

步骤c)，在所述鳍式结构200上形成横跨所述鳍式结构200的虚拟栅极300；

如图1和图2所示，虚拟栅极300形成在所述堆迭的鳍式结构200的上方。虚拟栅极300的延伸方向与所述堆迭的鳍式结构200的延伸方向垂直。在一个示例中，虚拟栅极300形成在氧化物层230的顶表面上。虚拟栅极300包括栅极介电层、功函数金属层以及栅极层，在虚拟栅极的两侧设置有间隙壁310。在一个示例中，通过合适的工艺，以共形层的方式，依次沉积栅介电层、功函数金属层、以及栅极层于鳍式结构200上方。

在一个示例中，栅极介电层包括氧化硅层、氮化硅层或其组合的多层膜层。栅极介电层的材料包括高介电常数(high-k)的介电材料。在一个示例中，高介电常数的介电材料具有大于约7.0的介电常数，包括金属氧化物或铪(hf)、铝(al)、锆(zr)、镧(la)、镁(mg)、钡(ba)、钛(ti)、铅(pb)的硅酸盐、其组合物或类似物。

形成栅极介电层后，于栅极介电层的上方形成功函数金属层。功函数金属层的材料包括tin、tialc、tasi、其组合物或类似物。

接着，通过合适的沉积工艺于功函数金属层的上方形成导电性的金属电极层。金属电极层的材料包括金属的材料，例如，tin、tan、tac、co、ru、al、或其组合。

在一个示例中，还包括图案化栅极介电层、功函数金属层以及栅极层，移除延伸至两相邻的环绕式栅极晶体管之间的部分栅极介电层、功函数金属层以及栅极层，以此来形成分别围绕纳米线的栅极结构。

在一个示例中，在形成虚拟栅极300和位于虚拟栅极300两侧的间隙壁310之后，还包括扩大鳍式结构200的源区和漏区的工艺步骤。

步骤d)，刻蚀所述鳍式结构200的位于所述虚拟栅极300两侧的部分至所述半导体衬底的顶表面；

如图2所示，刻蚀鳍式结构200的位于虚拟栅极两侧的部分至基部240的顶表面，即，位于虚拟栅极300两侧的硅锗层和硅层被蚀刻。在接下来的步骤中，在基部240的暴露出的顶部表面上沉积覆盖体硅(即，基部240以及基部240下方的衬底)的底部隔离层400，而后在底部隔离层400上外延生长源区500和漏区600，源区500和漏区600自沟道区外延，且和体硅隔离。所述鳍式结构200的被刻蚀的一部分为鳍式结构200内部的源区和漏区或包括鳍式结构200内部的源区和漏区。

步骤e)，在所述顶表面上沉积底部隔离层400；

如图3所示，底部隔离层400覆盖基部240和隔离材料层a。在一个示例中，底部隔离层400通过沉积的工艺形成，沉积底部隔离层400之后，还包括回蚀刻底部隔离层400的步骤。

在一个示例中，底部隔离层400的材料可以为氧化硅、氮化硅或氮氧化硅。

步骤f)，在所述底部隔离层400上外延生长源区500和漏区600。

如图4所示，利用外延生长工艺在底部隔离层400上表面外延生长源区500和漏区600。源区500和漏区600自沟道区外延，且和体硅隔离。源区500和漏区600可以是n型掺杂或p型掺杂，具体地，外延工艺包括将晶状体覆盖物沉积在衬底上。

步骤g)，在所述虚拟栅极之间沉积层间介质，并研磨所述层间介质；

步骤h)，去除所述虚拟栅极300和所述虚拟栅极300下方的部分所述鳍式结构200；

如图5所示，去除位于间隙壁310之间的虚拟栅极300，并且去除鳍式结构200的某个或多个材料层。在一个示例中，去除鳍式结构200的位于硅层下方的硅锗层。在一个示例中，可以通过刻蚀来去除硅锗层。当然，本领域技术人员可知晓，还可去除鳍式结构200的其它一个层或多个层。在该步骤中，还包括去除位于硅层的顶表面上的氧化物层的这一操作。

刻蚀后硅层处于悬空，悬空的硅层作为纳米线结构。

在去除虚拟栅极300和去除鳍式结构200的硅锗层前，还包括在半导体衬底上沉积层间介质700的步骤。在一个示例中，先是在底部隔离层400、源区和漏区的上方形成一层蚀刻停止层800，再在蚀刻停止层800上沉积层间介质700。层间介质700位于虚拟栅极300的间隙壁310之间，且覆盖底部隔离层400、源区500和漏区600。沉积层间介质700的工艺可使用目前的常规工艺步骤，这里不再赘述。在沉积层间介质700之后，还包括回蚀刻层间介质700的步骤。回蚀刻可使用目前的常规工艺，这里不在赘述。

步骤i)，在去除的所述虚拟栅极300和所述虚拟栅极300下方的部分所述鳍式结构200的位置形成高k金属栅900，所述高k金属栅900环绕所述鳍式结构200的未被去除的部分，以形成环绕式栅极结构。

如图6所示，高k金属栅900形成在硅层上方的间隙壁310之间以及硅层的下方，高k金属栅900将硅层环绕。

在一个示例中，高k金属栅900周围还设置有绝缘层910，该绝缘层910将高k金属栅900与其周围的间隙壁310、源区500、漏区600以及鳍式结构200的硅锗层下方的部分隔离。

当然，由于鳍式结构200可以包括多个材料层，且去除鳍式结构200时可以选择性的去除其中的某一个或多个材料层，因此，高k金属栅900可以环绕其它一个或多个材料层。

在一个示例中，高k金属栅900包括多功能函数栅极堆迭。

在上述步骤之后还包括置换金属栅的化学机械研磨步骤、接触孔形成步骤和形成铜层等步骤。

本发明通过沉积底部隔离层400以覆盖器件底部暴露源区500和漏区600的体硅区域(也即，源区500和漏区600下方的体硅区域)，从而使源区500和漏区600的外延自沟道区域生长，并与底部体硅隔离。减少了源区500和漏区600到体区的泄漏电流。

本发明提出了形成环绕式栅极金属氧化物半导体(gaamos)的工艺流程，该工艺流程解决了平面式的环绕式栅极金属氧化物半导体(gaamos)底部寄生金属氧化物半导体(mos)的问题。通过去除鳍式结构位于虚拟栅极两侧的部分，并在去除的部分的位置外延生长源区和漏区之前，在栅极两侧的顶表面上沉积底部隔离层，以使底部隔离层覆盖器件底部暴露源区和漏区的体区域，源区和漏区的外延自沟道区域生长，与底部体区隔离。本发明形成平面式的环绕式栅极金属氧化物半导体(gaamos)是3端结构，源区和漏区与体硅衬底完全隔离。本发明的方法也适用于形成鳍式场效应晶体管(finfet)，以减少源区和漏区到体区的泄漏电流。

其中，图8示意了本实施例的用于制作半导体器件的流程，包括以下步骤：

步骤a)，提供半导体衬底；

步骤b)，在所述半导体衬底上形成鳍式结构；

步骤c)，在所述鳍式结构上形成横跨所述鳍式结构的虚拟栅极；

步骤d)，刻蚀所述鳍式结构的位于所述虚拟栅极两侧的部分至所述半导体衬底的顶表面；

步骤e)，在所述顶表面上沉积底部隔离层；

步骤f)，在所述底部隔离层上外延生长源区和漏区。

实施例二

本发明还提供一种采用实施例一中所述的方法制作的半导体器件，如图6所示，该半导体器件包括半导体衬底100、形成半导体衬底100上的鳍式结构、位于鳍式结构200上的栅极以及位于栅极两侧的底部隔离层以及位于底部隔离层上的源区和漏区。该半导体器件采用本发明上述方法形成。

实施例三

本发明还提供了一种电子装置，包括所述的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、数码相框、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的电路，因而具有更好的性能。

其中，图7示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。

其中所述移动电话手机包括所述的半导体器件，所述半导体器件采用本发明上述方法形成。

本发明已经通过上述示例进行了说明，但应当理解的是，上述示例只是用于举例和说明的目的，而非意在将本发明限制于所描述的示例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述示例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。