本发明涉及半导体制造领域，尤其涉及一种检测对准偏移的方法。
背景技术：
闪存(Flash Memory)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA(个人数字助理)、数码相机中保存资料等。
随着集成电路工艺的发展以及关键尺寸按比例缩小，闪存的存储单元的尺寸也进一步缩小，当闪存单元的接触孔和多晶硅栅极的对准度有稍微的偏差就会造成器件整体性能的失效，或者编程失败。随着控制栅和连线的距离越来越近，常规的光阻定义接触孔的方法已经走不通，进而转向自对准接触孔(Self-Aligned-Contact，SAC)工艺，但现今没有一种有效的检测接触孔和控制栅是否对准的方法。
技术实现要素：
本发明的目的在于提供一种检测对准偏移的方法，以解决现有技术无法有效的检测接触孔和控制栅是否对准等问题。
为了达到上述目的，本发明提供了一种检测对准偏移的方法，包括：
提供衬底，所述衬底中形成有浅槽隔离结构；
在所述浅槽隔离结构上形成多列控制栅层，相邻两列所述控制栅层交错排布，每列所述控制栅层包括多个控制栅，在所述控制栅层形成沿着行方向交替排布的第一隔离结构和第二隔离结构，在列方向上，所述第一隔离结构较所述第二隔离结构窄，每个所述控制栅横跨所述第一隔离结构，同一列的相邻的两个控制栅被所述第二隔离结构分隔；
在每个所述控制栅的两端均形成接触孔，其中，一接触孔靠近所述第一隔离结构，另一接触孔靠近所述第二隔离结构；
将每列控制栅层的所有接触孔串联，检测每列接触孔的总电阻，通过比较相邻两列接触孔的总电阻，判断出所述接触孔与所述控制栅之间的移位是否满足控制要求。
可选的，每个所述接触孔在衬底上的投影面积较每个所述控制栅在所述衬底上的投影面积小。
可选的，当相邻两列接触孔的总电阻相等时，所述接触孔与所述控制栅之间对准；当相邻两列接触孔的总电阻不相等时，所述接触孔与所述控制栅之间有移位。
可选的，通过比较相邻两列接触孔的总电阻的大小，得到每个所述接触孔与每个所述控制栅之间移位的方向。
可选的，形成所述第一隔离结构、第二隔离结构及控制栅层的方法包括：
在所述浅槽隔离结构上形成控制栅多晶硅层；
刻蚀所述控制栅多晶硅层直至暴露出所述浅槽隔离结构，形成多列呈反“Z”型的第一开口；
形成介质层，所述介质层覆盖所述控制栅多晶硅层，在所述介质层中形成沿着所述行方向交替排布的第二开口和第三开口，所述第二开口的截面宽度较所述第三开口的截面宽度大；
在所述第二开口和所述第三开口的侧壁均形成侧墙，所述第三开口的底壁全部被所述侧墙覆盖，所述第二开口的底壁部分被所述侧墙覆盖；
以所述侧墙为掩膜，刻蚀所述第二开口底壁下方的控制栅多晶硅层，并填充所述第二开口；
去除所述介质层，保护所述第一开口中的一列控制栅多晶硅层，去除剩余的所述控制栅多晶层，形成所述第一隔离结构、第二隔离结构和多列控制栅层。
可选的，每列所述第一开口的数量为多个，多个所述第一开口呈阵列排布。
可选的，填充所述第二开口的材料与所述侧墙的材料相同。
可选的，所述填充所述第二开口的材料与所述侧墙的材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。
可选的，所述第一隔离结构的宽度与所述第三开口的宽度相等，所述第二隔离结构的宽度与所述第二开口的宽度相等。
可选的，在每个所述控制栅的两端形成接触孔的方法包括：
形成氧化硅层，所述氧化硅层覆盖所述衬底及所述多列控制栅层；
刻蚀所述氧化硅层直至暴露出每个所述控制栅的两端，形成通孔；
在所述通孔中填充导电材料。
在本发明提供的检测对准偏移的方法中，在所述衬底的隔离结构上形成交替排布的控制栅层，每列所述控制栅层包括多个控制栅，再在所述控制栅层上形成宽窄不一的第一隔离结构和第二隔离结构，每个所述控制栅横跨所述第一隔离结构，同一列的相邻的两个控制栅被所述第二隔离结构分隔；在每个所述控制栅的两端均形成接触孔，将每列控制栅层的所有接触孔串联，检测每列接触孔的总电阻，通过比较相邻两列接触孔的总电阻，判断出所述接触孔与所述控制栅之间的移位是否满足控制要求。由于接触孔位于控制栅的两端，当所述接触孔与控制栅发生了移位时，势必会造成接触孔与控制栅之间接触的面积发生改变，进而改变接触孔的电阻，所以通过比较所述相邻两列接触孔的总电阻是否相同，可以简单有效的判断所述接触孔与所述控制栅之间的移位是否满足控制要求，若产生移位，可以对机台进行调整，避免批量不良品的产生。
附图说明
图1为实施例提供的检测对准偏移的方法的示意图；
图2为实施例提供的形成第一开口的示意图；
图3为实施例提供的形成第一开口的又一示意图；
图4为实施例提供的形成介质层的示意图；
图5为实施例提供的形成第二开口及第三开口的示意图；
图6为实施例提供的形成侧墙的示意图；
图7为实施例提供的去除介质层后的示意图；
图8为实施例提供的形成接触孔的示意图；
图9为实施例提供的接触孔相对于控制栅上移的示意图；
图10为实施例提供的接触孔相对于控制栅下移的示意图；
图11为实施例提供的将每列接触孔串联的示意图；
图12为实施例提供的将每列接触孔串联的又一示意图；
其中，1-衬底，2-浅槽隔离结构，3-控制栅多晶硅层，31-控制栅，32-接触孔，4-第一开口，5-介质层，61-第二开口，62-第三开口，7-侧墙，M-金属层，a-行方向，b-列方向，81-第一隔离结构，82-第二隔离结构，9-氧化硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为本实施例提供的检测对准偏移的方法的示意图，如图1所示，所述检测对准偏移的方法包括：
S1：提供衬底；
S2：在所述浅槽隔离结构上形成多列控制栅层，相邻两列所述控制栅层交错排布，每列所述控制栅层包括多个控制栅，在所述控制栅层形成沿着行方向交替排布的第一隔离结构和第二隔离结构，在列方向上，所述第一隔离结构较所述第二隔离结构窄，每个所述控制栅横跨所述第一隔离结构，同一列的相邻的两个控制栅被所述第二隔离结构分隔；
S3：在每个所述控制栅的两端均形成接触孔，其中，一接触孔靠近所述第一隔离结构，另一接触孔靠近所述第二隔离结构；
S4：将每列控制栅层的所有接触孔串联，检测每列接触孔的总电阻，通过比较相邻两列接触孔的总电阻，判断出所述接触孔与所述控制栅之间的移位是否满足控制要求。
其中，由于所述接触孔位于每个所述控制栅的两端，当所述接触孔与控制栅发生了移位时，势必会造成接触孔与控制栅之间接触的面积发生改变，进而改变接触孔的电阻，所以通过比较相邻两列所述接触孔的总电阻是否相同，可以简单有效的判断所述接触孔与所述控制栅之间的移位是否满足控制要求，若产生移位，可以对机台进行调整，避免批量不良品的产生。当然，所述控制要求并非唯一，可以根据实际形成的器件进行调整，本发明不作限制。
所述晶圆分为测试区和非测试区，所述非测试区形成正常的闪存单元，所述测试区采用同样的工艺形成测试结构进行测试，通过对测试区进行测试，可以反应出晶圆非测试区的正常闪存单元中接触孔与控制栅移位的情况，若所述测试结构的接触孔与控制栅之间产生了移位，则正常闪存单元中接触孔与控制栅也有移位，此时可以适应性调整机台的参数，提高产品的良率，避免批量性不良品产生。
如图2所示，所述晶圆(图中仅适应性画出了晶圆的测试区)包括衬底1，所述衬底1的材料可以是硅、锗、锗硅或砷化镓等，并且通过离子注入等方式形成了有源区，所述衬底1中还形成有用于隔离的浅槽隔离结构2等，所述测试结构均形成在所述浅槽隔离结构2上。具体的，在所述浅槽隔离结构2上形成控制栅多晶硅层3，所述控制栅多晶硅层3覆盖所述浅槽隔离结构2，所述控制栅多晶硅层3的材料均为多晶硅材料。
如图3所示，刻蚀所述控制栅多晶硅层3直至暴露出所述浅槽隔离结构2的表面，形成多列呈反“Z”型的第一开口4，每列所述第一开口4中的所述第一开口4的数量为多个，用于将后续形成的不同行及不同列的控制栅隔开。多个所述第一开口4呈阵列排布。
请继续参阅图4，形成介质层5，所述介质层5覆盖所述控制栅多晶硅层3，所述介质层5的材料可以是氮化硅和/或氮化钛。接着如图5所示，刻蚀所述介质层5形成多个交替排布的第二开口61和第三开口62，沿着所述列方向，所述第二开口61的截面宽度较所述第三开口62的截面宽度大。在所述第二开口61和所述第三开口62的侧壁均形成沿着所述行方向截面宽度相等的侧墙7(所述侧墙7与所述非测试区形成正常闪存单元时的侧墙相同)，所述第三开口62的截面宽度小于所述侧墙7的截面宽度的两倍，所述第二开口61大于所述侧墙7的截面宽度的两倍，此时所述侧墙7完全覆盖了所述第三开口62的底壁，即所述第三开口62被填满，由于所述第二开口61的截面宽度较所述第三开口62的截面宽度宽，并且所述第二开口61大于所述侧墙7的截面宽度的两倍，所以所述第二开口61的两个侧墙之间有一定的距离，没有被填满。接着，以所述侧墙7为掩膜，刻蚀所述第二开口61底壁的控制栅层多晶硅3，由于所述第三开口62被填满，所述第三开口62下方的控制栅多晶硅3没有被刻蚀，具体如图6所示。最后，所述第三开口62被填满形成第一隔离结构81，所述第二开口61也可以采用与所述侧墙7的材料相同的材料进行填充，以形成第二隔离结构82，所述侧墙的材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。从图6中可以看出，所述第一隔离结构81位于所述控制栅多晶硅层3的上方，而所述第二隔离结构82的一部分位于所述控制栅多晶硅层3内，将所述控制栅多晶硅层3分隔开。
请继续参阅图7，将所述介质层5去除，再采用掩膜将每列所述第一开口4处的两列控制栅多晶硅层3罩住，刻蚀所述控制栅多晶硅层3，没有被所述掩膜盖住的区域的控制栅多晶硅层3被刻蚀掉，被所述掩膜盖住的第一开口4区域的控制栅多晶硅层3被保留，形成多列控制栅层。
最终形成的结构如图7所示，所述第一隔离结构81与所述第二隔离结构82沿着所述行方向a交替排布；多列控制栅层沿着所述列方向b交替排布，并且，每列所述控制栅层具有交错，即相邻两列控制栅层之间错开一定的距离，而所有奇数列的控制栅层位置相同，所有偶数列的控制栅层位置相同，由于所述第二隔离结构82下方的控制栅多晶硅层3均被分隔开了，每列所述控制栅层在此处断开，每一列控制栅层均包括数量相等的控制栅31，每个所述控制栅31横跨所述第一隔离结构81，同一列的相邻的两个控制栅31被所述第二隔离结构82分隔开。
如图8所示，采用自对准工艺在每个控制栅31的两端打接触孔32，具体的，在所述衬底1上形成氧化硅层9，刻蚀所述氧化硅层9直至暴露出每个所述控制栅31的两端，形成多个通孔，在所述通孔中填充导电材料，例如铜和/或钨等，形成与控制栅31连接的接触孔32，所述接触孔32的面积较所述控制栅31的面积小，并且，所述控制栅31两端的接触孔一个靠近第一隔离结构81，另一个靠近第二隔离结构82。
参阅图9-图10，由于是采用自对准工艺形成所述接触孔32的，若所述接触孔32与所述控制栅31发生了移位，那么必然是整列接触孔32同时移位，并且，每一列的接触孔32均发生了相同的移位，不存在单个接触孔32移位而其余的接触孔32没有移位的情况，若所述接触孔32与所述控制栅31发生了移位(图9是上移的情况，图10是下移的情况)，势必会造成所述接触孔32与所述控制栅31之间接触的面积发生改变，图9中，左边一列接触孔32与控制栅31之间接触面积变小，接触变差，右边一列接触孔32与控制栅31之间接触面积变大，接触变好；反之，图10中，左边一列接触孔32与控制栅31之间接触面积变大，接触变好，而右边一列接触孔32与控制栅31之间接触面积变小，接触变差；所述接触孔32与所述控制栅31的接触面积发生变化，势必会引起接触孔32的电阻发生变化。
接下来请参阅图11-图12，将每列控制栅层的所有接触孔32串联，具体的，可以形成一个金属层M，将所述第二隔离结构82断开的接触孔32连接起来，便于形成测试回路。检测出相邻两列所述接触孔32的总电阻(由于每个控制栅31的宽度是相等的，两列控制栅层中的控制栅31的电阻可以相互抵消)，当相邻两列接触孔32的总电阻相等时，所述接触孔32与所述控制栅31之间没有移位；当相邻两列接触孔32的总电阻不相等时，所述接触孔32与所述控制栅31产生了移位。
具体的，如图12所示，当左边一列接触孔32的总电阻R1大于右边一列接触孔32的总电阻R2时，表明左边一列接触孔32与控制栅31之间电阻增大，接触面积减小，所述接触孔32与所述控制栅31之间的移位向上，反之，当所述左边一列接触孔32的总电阻R1小于所述右边一列接触孔32的总电阻R2时，表明右边一列接触孔32与控制栅31之间电阻增大，接触面积减小，所述接触孔32与所述控制栅31之间的移位向下。通过判断相邻两列接触孔32的总电阻的大小，可以轻易的判断出接触孔32与所述控制栅31之间是否产生了移位以及移位的方向，以便本领域技术人员进行机台的调节，避免不良品的产生。
综上，在本发明实施例提供的检测对准偏移的方法中，在所述衬底的隔离结构上形成交替排布的控制栅层，每列所述控制栅层包括多个控制栅，再在所述控制栅层上形成宽窄不一的第一隔离结构和第二隔离结构，每个所述控制栅横跨所述第一隔离结构，同一列的相邻的两个控制栅被所述第二隔离结构分隔；在每个所述控制栅的两端均形成接触孔，将每列控制栅层的所有接触孔串联，检测每列接触孔的总电阻，通过比较相邻两列接触孔的总电阻，判断出所述接触孔与所述控制栅之间的移位是否满足控制要求。由于接触孔位于控制栅的两端，当所述接触孔与控制栅发生了移位时，势必会造成接触孔与控制栅之间接触的面积发生改变，进而改变接触孔的电阻，所以通过比较所述相邻两列接触孔的总电阻是否相同，可以简单有效的判断所述接触孔与所述控制栅之间的移位是否满足控制要求，若产生移位，可以对机台进行调整，避免批量不良品的产生。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。