半导体装置的制造方法及蚀刻气体与流程

[相关申请案]

本申请案享有以日本专利申请案2018-150773号(申请日：2018年8月9日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

本发明的实施方式涉及半导体装置的制造方法及蚀刻气体。

背景技术：

当通过使用c4f6气体等含有碳与氟之含碳氟气体之蚀刻在被加工膜形成凹部时，会在凹部内的被加工膜的侧面沉积氟碳膜，蚀刻中的被加工膜的侧面受氟碳膜保护。c4f6气体有氟碳膜的沉积速度快等优点，但也有单价高等缺点。由此，需要成为c4f6气体的代替气体的较佳的含碳氟气体。

技术实现要素：

实施方式提供可通过较佳的含碳氟气体对膜进行蚀刻的半导体装置的制造方法及蚀刻气体。

实施方式的半导体装置的制造方法使用包含第1或第2分子的蚀刻气体对膜进行蚀刻，该第1或第2分子具有c3f4基(c表示碳，f表示氟)，且碳原子的个数为4个或5个。进而，所述第1分子具有通过双键键结于所述c3f4基内的碳原子的r1基，所述r1基包含碳，且包含氯、溴、碘、或氧。进而，所述第2分子具有通过单键键结于所述c3f4基内的碳原子的r2基、及通过单键键结于所述c3f4基内的碳原子的r3基，所述r2基及所述r3基的至少一者包含碳，且所述r2基及所述r3基的各者包含氢、氟、氯、溴、碘、或氧。

附图说明

图1(a)～(c)是表示第1实施方式的半导体装置的制造方法的截面图。

图2是用以对c4f6气体进行说明的曲线图。

图3是用以对c4f6气体进行说明的表。

图4是用以对c4f6气体进行说明的另一曲线图。

图5(a)及(b)是用以对第1实施方式的蚀刻气体的成分进行说明的图。

图6～9是用以对第1实施方式的蚀刻气体的成分例进行说明的图。

图10是表示第1实施方式的半导体装置的结构的截面图。

具体实施方式

以下，参照图式对本发明的实施方式进行说明。图1至图10中，对同一或类似构成附上同一符号，省略重复说明。

(第1实施方式)

图1是表示第1实施方式的半导体装置的制造方法的截面图。本实施方式的半导体装置为三维存储器。

首先，在基板1上形成下部层2，并在下部层2上形成交替包含多个牺牲层3与多个绝缘层4的积层膜(图1(a))。牺牲层3为第1膜的例，绝缘层4为第2膜的例。其次，在该积层膜上形成上部层5，并在上部层5上形成掩膜层6(图1(a))。

基板1例如为硅(si)基板等半导体基板。图1(a)表示有与基板1的表面平行且相互垂直的x方向及y方向、及与基板1的表面垂直的z方向。本说明书中，将+z方向视为上方向，将-z方向视为下方向。-z方向可与重力方向一致，亦可不与重力方向一致。

下部层2例如为硅氧化膜(sio2)或硅氮化膜(sin)等绝缘膜或形成于绝缘膜间的导电层。牺牲层3例如为硅氮化膜，绝缘层4例如为硅氧化膜。上部层5例如为硅氧化膜或硅氮化膜等绝缘膜、或形成于绝缘膜间的导电层。掩膜层6例如为有机膜、金属膜、含硅膜等硬掩膜层。含硅膜的例为硅氧化膜、硅氮化膜、多晶硅膜等。

其次，通过光刻及干式蚀刻将用以形成存储器孔m的开口图案形成于掩膜层6(图1(b))。接下来，通过利用掩膜层6的干式蚀刻，形成贯通上部层5、多个绝缘层4、多个牺牲层3、及下部层2的存储器孔m(图1(b))。存储器孔m的纵横比例如为10以上。存储器孔m为凹部的例。

本实施方式的存储器孔m通过使用包含含碳氟气体的蚀刻气体的干式蚀刻形成。其结果，在该干式蚀刻中，在存储器孔m内的绝缘层4及牺牲层3的侧面沉积保护膜7，绝缘层4及牺牲层3的侧面由保护膜7保护。本实施方式的保护膜7为cmfn膜(氟碳膜)。其中，c表示碳，f表示氟，m、n表示1以上的整数。

本实施方式的蚀刻气体，包含第1分子或第2分子作为含碳氟气体的分子。第1分子与第2分子均具有c3f4基(cf-cf＝cf2基)，符号“-”表示单键，符号“＝”表示双键。第1分子内的碳原子的个数为4个或5个。同样，第2分子内的碳原子的个数为4个或5个。

第1分子进而具有通过双键键结于c3f4基内的碳原子的r1基。r1基包含碳，且包含氯(cl)、溴(br)、碘(i)、或氧(o)。r1基例如为ccl2基或co基。r1基进而包含氢(h)或氟(f)。

第2分子进而包含通过单键键结于c3f4基内的碳原子的r2基、及通过单键键结于c3f4基内的碳原子的r3基。r2基及r3基的至少一者包含碳，且r2基及r3基的各者包含氢、氟、氯、溴、碘、或氧。r2基及r3基的组合例如为ch3基及f基。

c3f4基为也包含于c4f6分子中的官能基。其结果，根据本实施方式，判明通过使用此种蚀刻气体进行干式蚀刻，与使用c4f6气体的情况相同，可使保护膜7的沉积速度变快。由此，可一面由保护膜7较佳地保护存储器孔m内的绝缘层4及牺牲层3的侧面，一面形成存储器孔m。下文对本实施方式的所述效果的详情进行说明。

接下来，将保护膜7与掩膜层6除去，在存储器孔m内依序形成阻挡绝缘膜11、电荷蓄积层12、隧道绝缘膜13(图1(c))。其次，从存储器孔m的底部将阻挡绝缘膜11、电荷蓄积层12、隧道绝缘膜13除去，在存储器孔m内依序形成通道半导体层14、核心绝缘膜15(图1(c))。电荷蓄积层12例如为硅氮化膜。通道半导体层14例如为多晶硅层。阻挡绝缘膜11、隧道绝缘膜13、及核心绝缘膜15例如为硅氧化膜或金属绝缘膜。

其后，将牺牲层3除去而在绝缘层4间形成多个空洞，在这些空洞内形成多个电极层。进而，在基板1上形成各种插塞、配线、层间绝缘膜等。如此一来制造出本实施方式的半导体装置。

以下，对c4f6气体的详情进行说明，并基于其内容对本实施方式的蚀刻气体的详情进行说明。

图2是用以对c4f6气体进行说明的曲线图。

在使用有机膜、金属膜、含硅膜等掩膜层6对绝缘层4及牺牲层3进行蚀刻时，当使用c4f6(六氟-1,3-丁二烯)气体作为蚀刻气体时，可获得较高的掩膜选择比。作为获得此种较高之选择比之原因，可列举c4f6气体产生大量保护膜7。

图2表示使用c4f6气体的情况的保护膜7的沉积速度与使用c4f8气体的情况的保护膜7的沉积速度。当使用c4f6气体作为蚀刻气体时，保护膜7的沉积速度变快，因此产生大量保护膜7。

图3是用以对c4f6气体进行说明的表。

在使用c4f6气体作为蚀刻气体的情况下，使用从c4f6分子产生的等离子体对绝缘层4及牺牲层3进行蚀刻。具体而言，通过等离子体中所含且有助于沉积的自由基沉积保护膜7，通过等离子体中所含且有助于蚀刻的自由基及离子对绝缘层4及牺牲层3的侧面进行蚀刻。

图3表示从c4f6分子产生的28种自由基。参照图4说明这些中的何种自由基有助于保护膜7的沉积。

图4是用以对c4f6气体进行说明的另一曲线图。

图4表示使稀有气体相对于蚀刻气体的添加量变化的情况下的c3f4自由基的自由基密度与保护膜7的沉积速度。c3f4的自由基密度是以稀有气体的添加量为零的情况下的密度为基准来标准化。

此处，c4f6分子具有cf2＝cf-cf＝cf2的结构。由于cf2与cf之间的双键较弱，因此认为容易从c4f6分子产生c3f4自由基与cf2自由基。由此，调查c3f4自由基的自由基密度与保护膜7的沉积速度的关系后得知，在c3f4自由基的自由基密度与保护膜7的沉积速度之间存在相关关系(图4)。根据该结果，认为c3f4自由基有助于保护膜7的沉积。

图5是用以对第1实施方式的蚀刻气体的成分进行说明的图。本实施方式的蚀刻气体包含第1或第2分子作为含碳氟气体的分子。

图5(a)表示第1分子的结构式。第1分子具有c3f4基、及通过双键键结于c3f4基内的碳原子的r1基。第1分子内的碳原子的总数为4个或5个。r1基包含碳，且包含氯、溴、碘、或氧。r1基进而包含氢或氟。

图5(b)表示第2分子的结构式。第2分子具有c3f4基、通过单键键结于c3f4基内的碳原子的r2基、及通过单键键结于c3f4基内的碳原子的r3基。第2分子内的碳原子的总数为4个或5个。r2基及r3基的至少一者包含碳，且r2基及r3基的各者包含氢、氟、氯、溴、碘或氧。

本实施方式的绝缘层4及牺牲层3在图1(b)的步骤中，被使用从第1或第2分子产生的等离子体蚀刻。具体而言，通过等离子体中所含且有助于沉积的自由基沉积保护膜7，通过等离子体中所含且有助于蚀刻的自由基及离子对绝缘层4及牺牲层3的侧面进行蚀刻。此时的等离子体的电子密度例如为5.0×10⁹～2.0×10¹¹个/cm³。

第1分子与第2分子均具有c3f4基。由此，当从第1或第2分子产生等离子体时，与从c4f6分子产生等离子体的情况相同，可产生包含c3f4自由基的等离子体。根据本实施方式，通过从第1或第2分子产生的c3f4自由基而使保护膜7的沉积速度变快，及可实现较高的掩膜选择比。换言之，根据本实施方式，可通过第1或第2分子而实现成为c4f6气体的代替气体的较佳的含碳氟气体。

本实施方式的蚀刻气体亦可为包含第1或第2分子及其他分子的混合气体，亦可为包含两种以上的第1分子、两种以上的第2分子、或第1分子与第2分子的双方的混合气体。例如，本实施方式的蚀刻气体除第1或第2分子以外，还可包含氧分子、稀有气体分子(单原子分子)、或cafb(氟碳)分子。其中，a、b表示1以上的整数。

另外，本实施方式的第1分子内的碳原子的总数如上所述设定为4个或5个。其原因在于，当第1分子内的碳原子的总数为6个以上时，从第1分子产生的除c3f4自由基以外的自由基的影响变大，蚀刻特性有可能下降。根据同样的原因，本实施方式的第2分子内的碳原子的总数设定为4个或5个。

此外，r1基内的氟原子及碳原子的f/c比、或r2及r3基内的氟原子及碳原子的f/c比优选设定为2以下。r1基的f/c比是将r1基内的f原子的个数除以r1基内的c原子的个数所得的值。例如，在r1基内的c原子的个数为2的情况下，优选r1基内的f原子的个数设定为4以下(也可为0)。同样，r2及r3基的f/c比是将r2基内的f原子与r3基内的f原子的合计个数除以r2基内的c原子与r3基内的c原子的合计个数所得的值。其原因在于，当这些的f/c比大于2时，掩膜选择比变低。

图6～图9是用以对第1实施方式的蚀刻气体的成分例进行说明的图。

图6是用以对第1分子例进行说明的图，表示各种分子的结构式。本实施方式的第1分子是通过将图6所示的各分子的至少一部分的h原子或f原子置换为cl原子、br原子、或i原子而获得。其中，在将f原子置换为cl原子、br原子、或i原子的情况下，除c3f4基以外的基中所含的f原子成为置换对象。

图7～图9是用以对第2分子例进行说明的图，表示各种分子的结构式。图7～图9表示本实施方式的第2分子的各种例示。进而，本实施方式的第2分子也可通过将图7～

图9所示的各分子的至少一部分的h原子或f原子置换为cl原子、br原子、或i原子而获得。其中，在将f原子置换为cl原子、br原子、或i原子的情况下，除c3f4基以外的基中所含的f原子成为置换对象。

另外，本实施方式的第1分子或第2分子并不限定于这些分子，也可具有其他组成或结构。

图10是表示第1实施方式的半导体装置的结构的截面图。

图10表示以本实施方式的方法制造的半导体装置的一例。图10表示三维存储器的存储单元部与阶梯接触部。图10中，下部层2由第1绝缘膜2a、源极侧导电层2b、及第2绝缘膜2c构成，上部层5由覆盖绝缘膜5a、漏极侧导电层5b、第1层间绝缘膜5c、及第2层间绝缘膜5d构成。通道半导体层14电连接于基板1内的扩散层l。牺牲层3被置换为包含钨(w)层等的电极层3'。电极层3'为第1膜的例。

图10进而表示形成在上部层5的接触孔h内的接触插塞16。各接触插塞16以电连接于对应的电极层3'的方式形成。

如以上所述，本实施方式的存储器孔m是使用包含具有c3f4基的第1或第2分子的蚀刻气体形成。由此，根据本实施方式，可通过较佳的含碳氟气体对绝缘层4及牺牲层3进行蚀刻。例如，不使用单价较高的c4f6气体，而可与c4f6气体同样地执行较佳的蚀刻。根据本实施方式，具有例如10以上的较高纵横比的存储器孔m也可形成为较佳的形状。

另外，图1(a)的步骤中，也可代替在下部层2上交替形成多个牺牲层3与多个绝缘层4，而在下部层2上交替形成多个电极层3'与多个绝缘层4。该情况下，无需将牺牲层3置换为电极层3'的步骤。

此外，本实施方式的干式蚀刻也可应用于除存储器孔m的加工以外的步骤，例如也可应用于对存储器孔m以外的凹部进行加工的步骤。

以上，对几个实施方式进行了说明，但这些实施方式仅作为示例提出，并未意图限定发明的范围。本说明书中说明的新颖方法及气体可用其他各种方式实施。此外，可对本说明书中说明的方法及气体的形态，在不脱离发明要旨的范围内进行各种省略、替换、变更。随附的权利要求书及与其均等的范围意图包含发明范围或要旨中所含的此种形态或变化例。