集成电路装置及形成集成电路的方法与流程

本发明涉及一种集成电路装置及形成集成电路的方法，且特别是涉及一种集成电路装置及形成集成电路的方法，其中此集成电路装置包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容。

背景技术：

半导体装置使用于各种电子应用中，举例而言，诸如个人计算机、手机、数码相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘层或介电层材料、导电层材料以及半导体层材料，接着使用光刻制作工艺图案化所形成的各种材料层，用于在此半导体基板之上形成电路零件及组件。通常在单一个半导体晶片上会制造多种集成电路装置以符合所需功能。各种集成电路装置可例如包含影像传感器或电容元件等。

例如，影像传感器用于将聚焦在影像传感器上的光学影像转换成电子信号。影像传感器包括感光元件阵列，例如光电二极管(photodiodes)，且感光元件用于产生电子信号，此电子信号对应到撞击到感光元件之上的光的强度。电子信号用于显示对应的图像到显示器上或提供与光学影像的相关信息。再者，在半导体制作工艺的电路中，电容元件(capacitor)的设计原理是于半导体芯片上设置两电极层作为上、下电极板，以及一隔绝层用来将两电极层隔开至一预定距离，当两电极层上被施予电压时，就会有电荷存储于电容中。金属层-绝缘层-金属层(mim)结构所构成的金属电容器已广泛地运用于集成电路的设计上。因为此种金属电容器具有较低的电阻值以及较不显著的寄生效应，且没有空乏区感应电压(inducedvoltage)偏移的问题，因此目前多采用mim构造作为金属电容器的主要构造。如何根据各种电路装置的设计原理，将此些装置整合于同一半导体基底中，即为现今半导体产业的一重要议题。

技术实现要素：

本发明提供一种集成电路装置及形成集成电路的方法，其同时形成互补式金属氧化物半导体影像传感器及金属层-绝缘层-金属层电容。

本发明提供一种集成电路装置，包含有一互补式金属氧化物半导体影像传感器。此互补式金属氧化物半导体影像传感器包含一p-n结二极管、一晶体管栅极、一多晶硅插塞以及一堆叠的金属层。p-n结二极管设置于一基底中。晶体管栅极以及多晶硅插塞设置于基底上，其中多晶硅插塞直接连接p-n结二极管。堆叠的金属层将多晶硅插塞连接至晶体管栅极，其中堆叠的金属层包含一下层金属层以及一上层金属层，且下层金属层包含一第一金属硅化物部分连接多晶硅插塞。

本发明提供一种形成包含一互补式金属氧化物半导体影像传感器以及一金属-绝缘-金属电容的一集成电路的方法，包含有下述步骤。首先，提供一基底，包含一影像感测区以及一电容区，其中一p-n结二极管设置于影像感测区的基底中。接着，形成一第一介电层于基底上，以及一多晶硅插塞以及一晶体管栅极于第一介电层中，其中多晶硅插塞连接p-n结二极管，且晶体管栅极设置于影像感测区中。接续，沉积并图案化一第一金属层于第一介电层上，以形成一堆叠的金属层于影像感测区中，以及一底电极于电容区中，其中堆叠的金属层的二末端分别连接多晶硅插塞以及晶体管栅极，因而构成互补式金属氧化物半导体影像传感器。之后，形成一绝缘层以及一顶电极于底电极上，以形成金属-绝缘-金属电容。

基于上述，本发明提出一种集成电路装置及形成集成电路的方法，此集成电路包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容，而本发明可整合互补式金属氧化物半导体影像传感器制作工艺以及金属-绝缘-金属电容制作工艺。详细而言，本发明先形成一第一介电层于一基底上，以及一多晶硅插塞以及一晶体管栅极于一影像感测区的第一介电层中；沉积并图案化一第一金属层于第一介电层上，以形成一堆叠的金属层于影像感测区中以及一底电极于电容区中，其中堆叠的金属层的一端连接多晶硅插塞而另一端连接晶体管栅极，因而构成互补式金属氧化物半导体影像传感器；形成一绝缘层以及一顶电极于底电极上，而形成金属-绝缘-金属电容。如此一来，本发明的互补式金属氧化物半导体影像传感器的堆叠的金属层以及金属-绝缘-金属电容的底电极共用同一金属层且由同一制作工艺形成。因此，本发明可整合并简化制作工艺，进而降低制作工艺成本。

附图说明

图1为本发明优选实施例中形成集成电路的方法的剖面示意图；

图2为本发明优选实施例中形成集成电路的方法的剖面示意图；

图3为本发明优选实施例中形成集成电路的方法的剖面示意图；

图4为本发明优选实施例中形成集成电路的方法的剖面示意图；

图5为本发明优选实施例中形成集成电路的方法的剖面示意图；

图6为本发明优选实施例中形成集成电路的方法的剖面示意图；

图7为本发明优选实施例中形成集成电路的方法的剖面示意图；

图8为本发明优选实施例中形成集成电路的方法的剖面示意图；

图9为本发明优选实施例中形成集成电路的方法的剖面示意图；

图10为本发明另一实施例的集成电路装置的剖面示意图；

图11为本发明另一实施例的集成电路装置的剖面示意图；

图12为本发明一实施例的集成电路装置的俯视示意图。

主要元件符号说明

10：绝缘结构

20、320：p-n结二极管

20a：嵌入式二极管

22a：浮置扩散区

24a：p-n结区

100、200：集成电路装置

110：基底

120：第一介电层

130：第一金属层

130a、330：堆叠的金属层

130b、230b：底电极

132、132a、132b：下层金属层

132a1：第一金属硅化物部分

132a2：第二金属硅化物部分

134、134a、134b：上层金属层

142、142’、242：绝缘层

144、244：顶电极

144’：第二金属层

150、150’：第二介电层

160、260：第三介电层

162、262：金属内连线结构

300：集成电路布局

310：主动区

a：影像感测区

b：电容区

c1、c1a：多晶硅插塞

c2、c2a：插塞

c3：第一接触插塞

c4、c6：第二接触插塞

c5：第三接触插塞

e1、e2：末端

g：传输栅极

k1、k1a：互补式金属氧化物半导体影像传感器

k2：金属-绝缘-金属电容

m1、m2、m4：晶体管

m3：重置晶体管

m5：列选择晶体管

m11、m11a、m21：晶体管栅极

m12、m22：源/漏极

p1、p2、p3：图案化光致抗蚀剂

t1、t2、t3、t4、t5：顶面

v：接触洞

vd：电压端

vp：输出端

具体实施方式

图1-图9绘示本发明优选实施例中形成集成电路的方法的剖面示意图。如图1所示，提供一基底110，其中基底110具有一影像感测区a以及一电容区b。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如gan-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，soi)基底等半导体基底。绝缘结构10设置于基底110中，其中绝缘结构10可例如为浅沟槽绝缘(shallowtrenchisolation,sti)结构，其例如以一浅沟槽绝缘制作工艺形成，但本发明不以此为限。形成一p-n结二极管20于影像感测区a的基底110中。形成p-n结二极管20的方法可例如以多次掺杂制作工艺形成。形成一晶体管m1于影像感测区a中以及一晶体管m2于电容区b中，其中晶体管m1可包含一晶体管栅极m11于影像感测区a的基底110上以及一源/漏极m12于晶体管栅极m11的两侧，晶体管m2可包含一晶体管栅极m21于电容区b的基底110上以及一源/漏极m22于晶体管栅极m21的两侧。晶体管m1及晶体管m2可同时或分别形成，而形成晶体管m1及晶体管m2的方法为本领域所熟知故不再赘述。

形成一第一介电层120覆盖基底110、晶体管m1及晶体管m2，再形成一多晶硅插塞c1于第一介电层120中，使多晶硅插塞c1连接p-n结二极管20。第一介电层120可例如为一层间介电层，且第一介电层120例如为一氧化层，但在其他实施例中可为其他绝缘层。形成多晶硅插塞c1于第一介电层120中的方法可例如先蚀刻第一介电层120而形成接触洞再进行外延成长制作工艺等以在接触洞中形成多晶硅插塞c1，但本发明不以此为限。

较佳者，多晶硅插塞c1以及晶体管栅极m11在同一水平面，使后续制作工艺更易堆叠材料层。晶体管栅极m11可例如为一多晶硅栅极或一金属栅极，视实际需求而定。在本实施例中，晶体管栅极m11为一多晶硅栅极，且由于多晶硅插塞c1的一顶面t1高于晶体管栅极m11的一顶面t2，因而可选择性形成一插塞c2于晶体管栅极m11上，以使多晶硅插塞c1的顶面t1与插塞c2的一顶面t3共平面，故后续可形成平坦的堆叠金属层于多晶硅插塞c1及插塞c2上方，进而简化结构并使结构稳固。在一优选的实施例中，多晶硅插塞c1及插塞c2可以例如外延制作工艺等同一制作工艺同时形成，而多晶硅插塞c1及插塞c2都由多晶硅构成，但本发明不以此为限。在另一实施例中，多晶硅插塞c1的顶面t1可设计为等于晶体管栅极m11的顶面t2，例如以一金属栅极置换制作工艺将晶体管栅极m11形成为金属栅极，如此多晶硅插塞c1的顶面t1与晶体管栅极m11的顶面t2可都切齐第一介电层120的一顶面t4。

另外，本实施例也形成第一接触插塞c3于第一介电层120中并分别连接晶体管m1的源/漏极m12以及晶体管m2的源/漏极m22。形成第一接触插塞c3的方法为本领域所熟知故不再赘述。形成多晶硅插塞c1、插塞c2及第一接触插塞c3的顺序及方法可视实际需要而定。在本实施例中，第一接触插塞c3可例如为包含阻障层以及金属材料的金属插塞，其材料不同于多晶硅插塞c1及插塞c2，但本发明不以此为限。

沉积一第一金属层130于第一介电层120上。第一金属层130可由下而上包含堆叠的一下层金属层132以及一上层金属层134，但本发明不以此为限。在其他实施例中，第一金属层130可包含其他多层材料层。下层金属层132由适于作为金属硅化物的金属构成，例如钛、钴或镍等，而上层金属层134则可由适于堆叠于下层金属层132上的金属材料构成。在本实施例中，下层金属层132为一钛层，而上层金属层134为一氮化钛层，但本发明不以此为限。接着，图案化第一金属层130，以形成一堆叠的金属层130a于影像感测区a中，以及一底电极130b于电容区b中，如图1-图2所示。如图1所示，可先形成一图案化光致抗蚀剂p1于第一金属层130上，再移除暴露出的第一金属层130，而留下堆叠的金属层130a以及底电极130b。随即，移除图案化光致抗蚀剂p1，如图2所示。如此，堆叠的金属层130a以及底电极130b设置于同一水平面。以此方法，可同时形成堆叠的金属层130a以及底电极130b，故能简化制作工艺，并整合形成互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容的制作工艺，且堆叠的金属层130a以及底电极130b包含相同材料。

由于本实施例的第一金属层130的下层金属层132为一钛层而上层金属层134为一氮化钛层，故所形成的堆叠的金属层130a的一下层金属层132a以及底电极130b的一下层金属层132b也为一钛层，而堆叠的金属层130a的一上层金属层134a以及底电极130b的一上层金属层134b为一氮化钛层。堆叠的金属层130a的二末端e1/e2分别连接多晶硅插塞c1以及晶体管栅极m11(本实施例经由插塞c2连接晶体管栅极m11)。意即，堆叠的金属层130a的末端e1连接多晶硅插塞c1，且堆叠的金属层130a的末端e2连接晶体管栅极m11(或者经由插塞c2连接晶体管栅极m11)，因而构成一互补式金属氧化物半导体影像传感器k1。

在此强调，由于堆叠的金属层130a的下层金属层132a连接多晶硅插塞c1，故在后续等具有足够温度制作工艺中下层金属层132a连接多晶硅插塞c1的部分会转化为一第一金属硅化物部分132a1。因而，本发明不需另外形成金属硅化物的制作工艺，进而可简化制作工艺。在本实施例中，下层金属层132a为一钛层，故第一金属硅化物部分132a1包含钛硅。在一优选实施例中，下层金属层132a仅有连接多晶硅插塞c1的部分会转化为第一金属硅化物部分132a1。再者，当插塞c2为多晶硅插塞，则下层金属层132a连接插塞c2的部分也会转化为一第二金属硅化物部分132a2。在本实施例中，下层金属层132a为一钛层，故第二金属硅化物部分132a2包含钛硅。在一优选实施例中，下层金属层132a仅有连接插塞c2的部分会转化为第二金属硅化物部分132a2。

接着，如图3-图5所示，形成一绝缘层142以及一顶电极144于底电极130b上，以形成一金属-绝缘-金属电容k2。详细而言，可先如图3所示，依序形成一绝缘层142’以及一第二金属层144’，顺应覆盖底电极130b、堆叠的金属层130a以及第一介电层120。如图4所示，形成一图案化光致抗蚀剂p2覆盖欲形成电容的绝缘层142’以及第二金属层144’。移除暴露出的绝缘层142’以及第二金属层144’，而形成金属-绝缘-金属电容k2，其中金属-绝缘-金属电容k2包含底电极130b、绝缘层142以及顶电极144；随即，移除图案化光致抗蚀剂p2，如图5所示。如此，所形成的金属-绝缘-金属电容k2与堆叠的金属层130a设置于同一水平面，而可降低所形成的装置的深宽比(aspectratio)。在本实施例中，完全移除接触堆叠的金属层130a的第二金属层144’以及绝缘层142’，以在后续制作工艺中可直接形成接触插塞于堆叠的金属层130a上。

如图6所示，形成一第二介电层150’覆盖互补式金属氧化物半导体影像传感器k1、金属-绝缘-金属电容k2以及第一介电层120。第二介电层150’例如为一氧化层，但在其他实施例中可为其他绝缘层。在本实施例中，第一介电层120及第二介电层150’可例如为相同材料层。

如图7-图9所示，在形成金属-绝缘-金属电容k2之后，同时形成第二接触插塞c4，分别于顶电极144以及堆叠的金属层130a上，以将顶电极144以及堆叠的金属层130a连接至一第三介电层160中的一金属内连线结构162。在本实施例中，第二接触插塞c4也连接第一接触插塞c3，此第一接触插塞c3连接晶体管m1的源/漏极m12。详细而言，可先如图7所示，形成一图案化光致抗蚀剂p3于第二介电层150’上，并暴露出欲形成第二接触插塞的区域。接着，如图8所示，蚀刻暴露出的第二介电层150’而形成接触洞v于一第二介电层150中，随即移除图案化光致抗蚀剂p3。之后，如图9所示，填入金属于接触洞v中而形成第二接触插塞c4。之后，沉积并图案化而形成第三介电层160，以及填入金属内连线结构162于第三介电层160中。

承上方法，可形成一集成电路装置100，其包含互补式金属氧化物半导体影像传感器k1及金属-绝缘-金属电容k2。互补式金属氧化物半导体影像传感器k1包含p-n结二极管20、晶体管栅极m1、多晶硅插塞c1以及堆叠的金属层130a。p-n结二极管20设置于基底110中。晶体管栅极m1以及多晶硅插塞20设置于基底110上，且多晶硅插塞c1直接连接p-n结二极管20。堆叠的金属层130a将多晶硅插塞c1电连接至晶体管栅极m1。堆叠的金属层130a包含下层金属层132a以及上层金属层134a，且下层金属层132a包含第一金属硅化物部分132a1连接多晶硅插塞c1，以及第二金属硅化物部分132a2连接晶体管栅极m1上方的插塞c2。金属-绝缘-金属电容k2则包含绝缘层142夹置于底电极130b以及顶电极144之间。在本实施例中，底电极130b与堆叠的金属层130a同时形成、具有相同材料层且位于同一水平面。

另外，本发明再提出另一类似结构。图10绘示本发明另一实施例的集成电路装置的剖面示意图。如图10所示，一嵌入式二极管20a置换图9的p-n结二极管20。嵌入式二极管20a可包含一传输栅极g位于基底110上，一浮置扩散区22a连接多晶硅插塞c1，以及一p-n结区24a位于相对浮置扩散区22a的传输栅极g的另一侧。再者，一第三接触插塞c5取代图9的电容区b的第一接触插塞c3，而直接设置于突出自一顶电极244及一绝缘层242的一底电极230b上，以将底电极230b连接至一第三介电层260中的一金属内连线结构262。图9中连接晶体管m1的源/漏极m12的第一接触插塞c3以及连接于其上方的第二接触插塞c4则置换为单一第二接触插塞c6。以此方法，可将第二接触插塞c4/c6与第三接触插塞c5同时形成，而连接至金属内连线结构262。形成此一集成电路装置200的方法类似图9的集成电路装置100，故不再赘述。

图11绘示本发明另一实施例的集成电路装置的剖面示意图。如图11所示，图9的晶体管栅极m11置换为一晶体管栅极m11a，其中多晶硅插塞c1的顶面t1与晶体管栅极m11a的一顶面t5齐平，因而不需再另外形成图9的插塞c2，多晶硅插塞c1与晶体管栅极m11a即可分别连接堆叠的金属层130a的二末端e1/e2。

图12绘示本发明一实施例的集成电路装置的俯视示意图。如图12所示，一集成电路布局300可包含一主动区310。主动区310中设置一p-n结二极管320，而在p-n结二极管320上形成一重置(reset)晶体管m3。一多晶硅插塞c1a将p-n结二极管320电连接一堆叠的金属层330，而堆叠的金属层330则再以插塞c2a电连接一晶体管m4。一电压端vd连接至主动区310。因而，形成一互补式金属氧化物半导体影像传感器k1a。互补式金属氧化物半导体影像传感器k1a经过一列选择晶体管m5连接至一输出端vp。

综上所述，本发明提出一种集成电路装置及形成集成电路的方法，此集成电路包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容，而本发明可整合互补式金属氧化物半导体影像传感器制作工艺以及金属-绝缘-金属电容制作工艺。具体而言，本发明先形成一第一介电层于一基底上，以及一多晶硅插塞以及一晶体管栅极于一影像感测区的第一介电层中；沉积并图案化一第一金属层于第一介电层上，以形成一堆叠的金属层于影像感测区中以及一底电极于电容区中，其中堆叠的金属层的一端连接多晶硅插塞而另一端连接晶体管栅极，因而构成互补式金属氧化物半导体影像传感器；形成一绝缘层以及一顶电极于底电极上，而形成金属-绝缘-金属电容。如此一来，本发明的互补式金属氧化物半导体影像传感器的堆叠的金属层以及金属-绝缘-金属电容的底电极共用同一金属层，而具有相同材料且由同一制作工艺形成。

再者，堆叠的金属层连接多晶硅插塞的部分会于后续达转换金属硅化物的温度的制作工艺中自行转换为一第一金属硅化物部分，而不需另外实施形成金属硅化物的制作工艺，因而可简化制作工艺。并且，本发明的互补式金属氧化物半导体影像传感器及金属-绝缘-金属电容位于同一水平面中，而可降低所形成的装置的深宽比(aspectratio)。再者，第二接触插塞可同时形成于顶电极以及堆叠的金属层上，以将顶电极以及堆叠的金属层连接至一金属内连线结构。因此，本发明可整合并简化制作工艺，进而降低制作工艺成本。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。