半导体晶片的均温及其制造方法与流程

本发明为有关一种半导体晶片的均温及其制造方法，尤指一种能以均温散热降低半导体晶片内的温度梯度及其制造方法。

背景技术：

集成电路(或称积体电路，integratedcircuits，缩写ic)为计算机的主要元件，大量用于中央处理器(centralprocessingunit，缩写cpu)、图像处理器(graphicsprocessingunit，缩写gpu)、类神经处理器(neuralprocessingunit，缩写npu)，各种记忆体(如dram，flashmemories)，甚至储存体等电子元件。ic随摩尔定律的微小化走势，晶体管(电晶体)已比病毒更小，线宽已小到7nm，如2018年由苹果公司(appleinc.)所提供的手机中所采用的a12处理器，即采用台湾积体电路公司(taiwansemiconductormanufacturingcompany，缩写tsmc)制造生产的7nm的集成电路。

当ic微小化后，漏电比率趋于严重，晶体管的开(1)和关(0)难以辨识，半导体晶圆(如硅、砷化镓...等)的能隙(bandgap)不足，使得在线宽32nm时，漏电比率已达约1/4。为了堵住漏电，常在晶圆的上层接近(小于1微米)晶体管处埋入一层氧化膜，称为绝缘层上硅(silicononinsulator，缩写soi)；另外，也有将晶体管的栅极下的半导体电流通路改为垂直的鮨片设计，称为鮨片场晶体管(finfield-effecttransistor，缩写finfet)。目前的先进处理器都采用soi上的finfet。

但随着晶体管的密集化，不到一平方公分的晶体管已埋设数十亿个晶体管，导电线(通常为铜)总长度可超过十公里，而逻辑晶片的层数可以高达近百层。根据热力学第二定律，运算时的电功率部分必须转化成熵(entropy)，即热。而高速运算的处理器的电功率的密度可能超过电热炉，即每平方公分的电功率大于10瓦特(watt)。热点集中在晶体管密集处，其最热的晶体管下的温度可能比晶片的平均温度高十倍，而其内的部份原子更可能高十数倍，因而可移动或放大了晶格内的缺陷，甚至使得原子，尤其是介稳定的差排周边原子，渗杂的电洞硼原子(正)或电子磷原子(负)，可能产生位移或扩散，损坏了晶体管的功能。同时，电路的分布不平均，其密集处，发生的热量远大于平均值，即晶片已经发烫，但热点的温度更会是平均温度数倍，而在快速运算的瞬间更可能达到十数倍。

尤其在晶体管的范围，其原子在高温的振动可能使得参杂原子(如正极的硼或负极的磷)发生扩散，甚至基材(如硅)本身的缺陷(如差排)都会移动。为了避免晶体管失效，晶片大部分都会内建温度控制的二极体，当晶片的平均温度升高到一临界值时，降低运算速度(clockspeed)。由于平均温度远低于热点温度，以致处理器的安全运算速度远低于可能的运算速度。因此，计算机要使用更多的处理器来做高速运算，例如进行比特币的挖矿工作，而其晶片的热点必须分散能量至均温层。

上面提到soi乃用来减少漏电，但氧化膜(如氧化硅)的热阻远大于半导体(如硅)，所以热更难扩散。另一方面finfet增加了热传递的距离，使热点更难消除。加上三维晶片(3dic)的堆叠设计逐渐普及，晶片的热流管理遂成为运算速度的瓶颈。半导体业者只能从逻辑线路的分散、晶片的增加、封装的导热...等方面加以改善，然而，晶片热点的产生，目前仍无法有效消除。

此外，不只是积体电路，几乎所有的光电晶片都有热点的问题，例如通讯用的高电子移动速度电晶体(highelectronmobilitytransistor，缩写hemt)，其二维电子云瞬间会有大电流通过，而在半导体晶格处产生热点，使原子位移，造成功能的降低。

技术实现要素：

本发明的主要目的，在于解决现有半导体晶片中，热点难以消除以致于运算功能受限的问题。

一种半导体晶片，该半导体晶片的整体功率大于1w/cm²或局部的功率大于10w/cm²，包括一晶片基材以及至少一披覆于该晶片基材的均温层，该均温层的一表面距离该半导体晶片内的一高温面小于100微米，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组。

于一实施例中，该碳材料的主要结构选自于钻石、类钻碳、石墨或其组合。

于一实施例中，该均温层为一贴合于该晶片基材的单晶钻石膜。

于一实施例中，该氮化硼材料的主要结构选自于六方氮化硼、立方氮化硼或其组合。

于一实施例中，该均温层为复数层，且还包括一设置于该均温层之间而用于加厚该均温层的中间层。

于一实施例中，该中间层的材料为选自于钛、硅及钨所组成的群组。

于一实施例中，该均温层为复数层，且还包括一设置于该均温层之间而用于支撑该均温层的支撑层。

于一实施例中，该支撑层的材料为硅。

于一实施例中，该均温层的该表面距离该高温面小于50微米。

一种积体电路，包括一如上述的半导体晶片。

于一实施例中，该积体电路选自于中央处理器、图像处理器以及类神经处理器所组成的群组。

一种高电子移动率电晶体，包括一如上述的半导体晶片。

一种半导体晶片的制造方法，包含以下步骤：

提供一晶片基材；

在该晶片基材上披覆一均温层，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组；以及

在该均温层一侧或该晶片基材一侧设置一积体电路，而制造成整体功率大于1w/cm²或局部的功率大于10w/cm²的半导体晶片。

于一实施例中，该均温层以一披覆法形成于该晶片基材，该披覆法选自于物理气相沉积法、化学气相沉积法以及晶圆接合法所组成的群组。

于一实施例中，该物理气相沉积法为一溅镀法。

于一实施例中，该晶圆接合法为一真空贴合法。

一种半导体晶片的制造方法，包含以下步骤：

提供多个积体电路晶片，该积体电路晶片分别包括有一晶片基材以及一承载于该晶片基材上的积体电路；

将该些积体电路晶片排列在一模具上；

于该些积体电路晶片之间设置一阻挡层；

在该些积体电路晶片上设置一暂时性基材；

将该些积体电路晶片从该模具取出；

对该些积体电路晶片的该晶片基材的一底面进行薄化；以及

在该晶片基材的该底面上披覆一均温层，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组；

其中，该积体电路晶片是一整体功率大于1w/cm²或局部的功率大于10w/cm²的半导体晶片。

于一实施例中，该均温层以一披覆法形成于该晶片基材，该披覆法选自于物理气相沉积法、化学气相沉积法以及晶圆接合法所组成的群组。

于一实施例中，该物理气相沉积法为一溅镀法。

于一实施例中，该晶圆接合法为一真空贴合法。

是以，本发明乃使用一先进的均温材料，即时降低热点温度。进一步来说，热传导率(thermalconductivity)可视为热扩散率，等于热容量和质量密度的乘积，其中热扩散率为即时消除热点的关键。更进一步，所谓热是指原子振动的频率，要有效降低热点原子振动的频率，必须把原子振动转为晶格振动，即所谓的声子(phonon)。因此，本发明的原理是以声音扩大热点，使其均温散热。

附图说明

图1为本发明半导体晶片一实施例的示意图。

图2为本发明半导体晶片另一实施例的示意图。

图3为本发明半导体晶片又一实施例的示意图。

具体实施方式

有关本发明的详细说明及技术内容，现就配合图式说明如下：

本发明提供一种半导体晶片，请参阅“图1”，本发明的一实施例中，该半导体晶片包括一晶片基材10、一设置于该晶片基材10上的电晶体层20以及一设置于该电晶体层20上的积体电路层30，其中，该积体电路层30至少包括多个导电层和介电层，该积体电路层30的结构乃为本领域人士熟悉的技术，于此不另赘述。

如“图1”所示，该晶片基材10远离该积体电路层30的一下表面上披覆有一均温层40；然在其他实施例中，该均温层40亦可以披覆于该晶片基材10另一侧，即该晶片基材10靠近该积体电路层30的一上表面，该均温层40的一表面距离该半导体晶片内的一高温面小于100微米，在本实施例中，该高温面为该积体电路层30的一底面，而该均温层40和该积体电路层30之间相距一小于100微米的距离d。该均温层40的成分选自于碳材料、氮化硼、氮化铝材料或碳化硅材料，一实施例中，该碳材料为钻石、类钻碳、石墨或其组合，而该氮化硼材料为六方氮化硼、立方氮化硼或其组合。

请参阅“图2”，在本发明的另一实施例中，该均温层40为复数层40a，且还包括一设置于该均温层40a之间的中间层50，该中间层50的材料为能和该均温层40a产生化学键结的金属，例如钛、硅、钨或其化合物，如碳化钛；或者，还包括一设置于该均温层40a之间的支撑层50，该支撑层50的材料为硅。

请参阅“图3”，为本发明半导体晶片又一实施例的示意图，该半导体晶片包括设置于该晶片基材10上的电晶体层20以及一设置于该电晶体层20上的积体电路层30，该均温层40设置于该晶片基材10远离该电晶体层20的一侧，该电晶体层20包括多个电晶体21。如前所述，在其他实施例中，该均温层40可以设置于该晶片基材10靠近该电晶体层20的一侧。

本发明进一步提供一种半导体晶片的制造方法，在一实施例中，包括以下步骤：

步骤a1：先提供一晶片基材10；以及

步骤a2：在该晶片基材10上披覆一均温层40，该均温层40的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组；

步骤a3：在该均温层40一侧或该晶片基材10一侧设置一积体电路层30，而制造成整体功率大于1w/cm²或局部的功率大于10w/cm²的半导体晶片。

在另一实施例中，包括以下步骤：

步骤b1：提供多个积体电路晶片，该积体电路晶片分别包括有一晶片基材以及一承载于该晶片基材上的积体电路；

步骤b2：将该些积体电路晶片排列在一模具上；

步骤b3：于该些积体电路晶片之间设置一阻挡层；

步骤b4：在该些积体电路晶片上设置一暂时性基材；

步骤b5：将该些积体电路晶片从该模具取出；

步骤b6：对该些积体电路晶片的该晶片基材的一底面进行薄化；以及

步骤b7：在该晶片基材的该底面上披覆一均温层，该均温层的成分为碳材料或氮化硼材料。

其中，该均温层可以采用一披覆法形成于该晶片基材，该披覆法为物理气相沉积法、化学气相沉积法以或晶圆接合法，该物理气相沉积法可以是一溅镀法，而该晶圆接合法可以是一真空贴合法。

鉴于在半导体晶片中，该电晶体层20通常为热源集中的面，热点必须即时及有效的消除，本发明乃使用一先进的均温材料，即时降低热点温度。进一步来说，热传导率(thermalconductivity)即为热扩散率，等于比热和比重的乘积，其中热扩散率为即时消除热点的关键。尤有进者，所谓热乃指原子振动的频率，要有效降低热点原子振动的频率，必须把原子振动转为晶格振动，即所谓的声子(phonon)，以将热排出。因此，本发明的原理是以声音的能量降低热点的温度，使其均温散热。

热扩散率通常以雷射闪光(laserflash)量测，方法为以雷射(如nd:yag)光子(photon)照射样品的一个表面使其瞬间升温，而在样品的另一表面量测延迟之升温，由于接受光的界面需以晶格振动的声子(phonon)传递，所以延迟时间越长，表示热扩散率越低。一般的材料以加速电子散热，但不如晶格振动的声子快，所以超硬材料膜以声速散热，具有最高的热扩率，以钻石为例，热传导率可达铜的5倍，但热扩散率则为铜的12倍。

声速最高的材料亦为最硬的晶格，晶格共振乃基于由原子之间的共价键的强力键结，使个别的原子振动和晶格整体一致，换句话说，热点的温度趋近平均温度。超硬材料的均温层传声速度最快，包括三维晶格的钻石、类钻碳、立方氮化硼、二维晶格的石墨及六方氮化硼，超硬材料的传声速度为音速的30至100倍之间，即马赫(mach)30至100，可即时降低原子可能脱序的高频振动，亦即瞬间消除热点，强制晶片均温。上述的均温材料可以绝缘膜或导电膜的形式生成，前者例如钻石、氮化硼，后者例如类钻碳、石墨。本发明所揭示的均温层，散热最快的材料为单晶钻石膜，可以从单晶钻石劈离成约1微米(μm)厚的单晶钻石膜而得到，单晶钻石可利用超高压法或气相沉积法生长在钻石晶种上，大钻石晶种(如7毫米平方(mm²))的钻石单晶通常为2毫米(mm)或更厚，以激光或钻石粉切开，切沟损失很大，但以制作soi的氢脆(hydrogenembrittlement)法可剥离出约1微米(μm)厚呈透明的单晶钻石膜，这样，数毫米厚的钻石片可剥离成数百片的可挠曲膜。硅晶圆soi采用的氢脆法为法国公司soitec生产用的smartcut工艺。其原理乃先将质子(proton)或氢原子解离的正电原子核，利用离子植入(ionimpiantation)法以磁控加速射到硅单晶面(通常为100面)下的一特定深度(如1微米(μm))填充在硅晶格原子间位(interstitialsite)，然后在真空加热或灌入微波使质子取得电子并结合成氢气(h2)，因而膨胀撑裂硅单晶解理面(cleavageplane)，这样可以获得厚度极薄的单晶膜。本发明有鉴于钻石的碳原子和硅晶同为小原子，具有相同的价电子及晶格，适合制造微米级的均温层并贴合在ic打薄的硅基材上。

此外，超硬材料的键能强而对称，例如sp³四面体共价键，所以背景辐射(如宇宙线)诱导的本质载子密度(intrinsiccarrierdensity)大幅降低，所以ic晶体管的背景乱流小，即信号/噪音比大，这样即使晶体管的启动电压低，但信号电流仍可清晰分辩，换言之，ic可以省电运作。

关于本发明半导体晶片的应用，举例来说，可以用在中央处理器、图像处理器、类神经处理器或者是其他高功率的半导体元件上，举例来说，可以应用在高电子移动率电晶体(highelectronmobilitytransistor，缩写hemt)，例如碳化硅基氮化镓(ganonsic)电晶体。

为使晶片的晶体管有效均温，在本发明的一实施例中，乃将soi以化学机械平坦化(cmp)抛光至晶体管分布平面的约10微米处，再以镀膜或晶圆接合(waferbonding)的方式披覆一超硬材料。由于披覆不能有间隙，本发明的另一实施例可利用溅镀的高能量使超硬材料原子撞击ic底层的抛光面，以求密合。若使用已成膜的单晶材料，其厚度要甚薄，约数微米，才能将可挠曲的薄膜贴合在抛光的晶片底层。若为单晶钻石或立方氮化硼，最好先在真空热处理，使表面先形成数层原子的柔性密封面(如石墨烯或白石墨烯)。此外如果贴合的面积太大(如八英寸晶圆)，其密合的良率偏低，所以本发明的另一实施例是先组合及固定已切割的抛光的ic晶片后才贴合均温片及封装晶片。

实施例1

先对12英寸的ic晶圆的硅基底进行研磨及抛光至晶体管约一微米处，再利用真空溅镀将一六方氮化硼与立方氮化硼混合压制的靶材沉积在抛光面，披覆约10微米厚，形成一密合的散热均温层，由此在ic晶片使用时能即时散热并消除热点。

实施例2

如实施例1，但均温层乃披覆在晶片基材的另一侧，即半导体线路侧。

实施例3

将多颗薄化后的ic晶片规则排列在一平面模具上，ic晶片之间排上蓝宝石片作为阻挡层，然后灌入热固性的环氧树脂，加温硬化后取出承载有晶片岛的晶圆，再进行研磨及抛光至距晶体管约一微米处，此时坚硬的蓝宝石阻挡层可避免研磨及抛光时晶片的基材过薄可能伤及晶体管层的问题，接着，再利用真空溅镀将一六方氮化硼与立方氮化硼混合压制的靶材沉积在抛光面，披覆约一微米厚，形成一密合的散热均温层，之后，加热分离晶片及清洗后分别封装。

以7nm线宽的集成电路为例，晶体管之上有数十层的铜导线，彼此间以介电层区隔，离晶体管越远处，铜导线的宽度及介电层厚度就越大，在适当处溅镀的石墨或类钻碳可披覆铜导线，而氮化硼(六方或立方)可披覆成介电层，并提升散热效能。

实施例4

12英寸(300mm)的晶圆在完成晶体管层、浅沟槽隔离(shallowtrenchisolation，缩写sti)及后续多层的介电层(interlayerdielectric，缩写ild)、钨通道(tungstenvia)、金属间层(intermetalliclayer或imd)、铜导层(cuppermetallayer)之后，将硅晶圆的底面以研磨或化学机械平坦(chemicalmechanicalplanarization，缩写cmp)薄化，例如薄化至约50微米。其后将薄化的晶圆切割(dicing)成晶片(dies)，而在切割成晶片之前，薄化后的硅晶圆基材以做光碟用的多靶溅镀机披覆交互堆叠的氮化硼(六方氮化硼(hbn)基材，内含立方氮化硼(cbn)磨粒)及钛或钨，后者可形成硼化物及氮化物，使氮化硼交互层并加厚至适当厚度(如2微米)，由此形成均温层，之后再切割及制作后续的封装及测试，而成为晶片产品。

上述的顺序是先薄化再进行切割，以此种方式来说，晶圆面积大，薄化后的硅晶圆基材较厚(如上例的50微米)，故均温层能发挥的效果有限，但成本低；然而，先切割成小晶片再进行薄化，因切割后晶片的面积小，薄化后晶片的基材可较薄(如10微米)，均温层的效能好，但成本高。

实施例5

薄化的晶圆以铝靶材在真空环境内通入氮气溅镀生成的氮化铝，其中的铝/氮比率随氮气分压的升高而降低，铝/氮比率接近或小于1时，氮化铝的硬度、绝缘性和均温性都较高。

实施例6

同实施例5，但铝靶材改为硼靶材而形成氮化硼的均温层。

实施例7

固定积体电路晶片，并将硅晶圆基材薄化至20微米厚，以cmp抛光至10微米，再置入真空溅镀机，靶材分别使用硼金属和铝金属，气氛为n2，形成具有多层彼此交错的bn/aln均温层。

实施例8

在钻石单晶以离子植入法植入质子约1微米深，将该钻石单晶置入真空炉，灌入微波后产生氢脆，分离的钻石单晶薄膜表面会转化成石墨烯。将薄化后的晶片的硅晶圆基材贴合上述的微米厚钻石单晶薄膜，其上加一钨片，置入真空炉内加温至600℃至800℃，由于钻石单晶薄膜可挠曲，其上有柔性的石墨烯，钻石单晶薄膜会和硅晶圆基材贴合而形成碳化硅键结，成为散热均温层，可有效而及时的将积体电路的热点降温。

以上已将本发明做一详细说明，惟以上所述者，仅为本发明的一优选实施例而已，当不能限定本发明实施的范围。即凡依本发明申请范围所作的均等变化与修饰等，皆应仍属本发明的专利涵盖范围内。

[图式符号说明]

10：晶片基材

20：电晶体层

21：电晶体

30：积体电路层

40、40a：均温层

50：中间层、支撑层

d：距离。