一种带保护电路的紫光垂直结构LED芯片及其制备方法与流程

本发明属于半导体集成电路技术领域，具体涉及一种带保护电路的紫光垂直结构led芯片及其制备方法。

背景技术：

随着cmos集成电路产业的高速发展，越来越多的cmos芯片应用在各种电子产品中，但在电子产品系统的设计过程中，随着cmos工艺尺寸越求越小，单位面积上集成的晶体管越来越多，极大地降低了芯片的成本，提高了芯片的运算速度。但是，随着工艺的进步和尺寸的减小，静电释放(esd)，elecyrostaticdischarge)问题变得日益严峻。据统计，在集成电路设计中大约40％的失效电路是esd。

随着led应用的发展，紫光led的市场需求越来越大，普遍应用于医疗器械、医学测量、卫生消毒、验钞点钞检验设备、防伪行业、生物统计安全性检测，涵盖医疗、卫生、金融、生物、检测、公共安全等各个方面。目前紫光led外延生长技术还不够成熟，静电放电(esd)会导致led芯片的危害极大，特别是对集成电路和半导体器件。如果静电放电发生在电子部件上，可导致电子部件的损坏；轻者击穿二极管，重则损坏集成电路。静电放电(esd)会给电子产品带来致命的危害，它不仅降低了产品的可靠性，增加了维修成本。

静电放电(esd，electrostaticdischarge)是在电子装配中电路板与元件损害的一个熟悉而低估的根源。它影响每一个制造商，无任其大小。虽然许多人认为他们是在esd安全的环境中生产产品，但事实上，esd有关的损害继续给世界的电子制造工业带来每年数十亿美元的代价。更加严重的是，这种危害只有十分之一的情况坏到引起在最后测试的整个元件失效。其它90％的情况，esd损坏只引起部分的降级，意味着损坏的元件可毫无察觉地通过最后测试，而只在发货到顾客之后出现过早的现场失效。

技术实现要素：

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种带保护电路的紫光垂直结构led的结构及其制备方法，在不改变外延结构的基础上通过初期设计，兼容工艺，避免芯片损坏，该方法工艺简单，易操作，从源头起到保护电路的作用。

本发明采用以下技术方案：

一种带保护电路的紫光垂直结构led芯片，led芯片的外延层从下至上包括依次生长的蓝宝石衬底生长aln修复层，u-gan基底层，n型gan轻掺过渡层，n型gan重掺层，n型algan层，重掺n型gan层，n型gan轻掺电流扩展层；mqws层；掺杂p型algan阻挡层；掺杂p型gan层；掺杂p+型gan层和ctl层；重掺n型gan层设置n电极；掺杂p+型gan层设置p电极，n电极和p电极与主发光区连接构成esd保护电路。。

具体的，n电极和主发光区的p电极连接，p电极和主发光区的n电极连接。

进一步的，esd保护电路正向偏置时，主发光区为低阻状态，保护区为高阻状态，用于发光。

进一步的，esd保护电路反向偏置时，保护区处于低阻状态，主发光区被保护。

具体的，蓝宝石衬底生长aln修复层的厚度为2μm；u-gan基底的厚度为2μm；n型gan轻掺过渡层的厚度为500～600nm；n型gan重掺的厚度为300～400nm；n型algan层的厚度为200nm；重掺n型gan层的厚度为3.5μm；n型gan轻掺电流扩展层的厚度为500～600nm；mqws层的厚度为300nm；掺杂p型algan阻挡层、掺杂p型gan层和掺杂p+型gan层的厚度为200nm；ctl层的厚度为10nm。

进一步的，mqws层为8～25个周期的ingan/algan结构。

具体的，主发光区设置有ingan层。

具体的，紫光垂直结构led芯片的波长为265～420nm。

一种带保护电路的紫光垂直结构led芯片制备方法，在单个led芯片上隔离出部分外延层，使用光刻工艺将主发光区的p电极和保护区的n电极连接，将主发光区的n电极和保护区的p电极连接，不改变外延层结构，在发光区构造esd保护电路。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种带保护电路的紫光垂直结构led芯片，只针对特定的外延层结构，选用n++gan下的ngan做肖特基接触主要是为了在厚度不均匀时准确刻蚀，因此有更好的工艺保密性。

进一步的，选用n++gan下的n-gan做肖特基接触主要是为了在厚度不均匀时有更大概率刻中该层。

进一步的，外延层结构的esd保护电路具有较高的工艺兼容性，可以适用于大多数外延层结构，由于需要牺牲一部分发光区面积，需在光电性能与成本之间折衷。

本发明提供一种带保护电路的紫光垂直结构led芯片的制备方法，利用外延片的垂直结构特点，在不改变外延层结构的基础上牺牲一小部分发光区面积，直接在led芯片上构造esd保护电路，方法工艺简单，易操作，从源头起到保护电路的作用。

综上所述，本发明利用外延片的垂直结构特点，在不改变外延层结构的基础上牺牲一小部分发光区面积，直接在led芯片上构造esd保护电路，从源头解决esd保护电路防护问题。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为外延层结构芯片线路布局图；

图2为外延层结构图。

具体实施方式

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“一侧”、“一端”、“一边”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明提供一种带保护电路的紫光垂直结构led芯片，利用外延片的垂直结构特点，在不改变外延层结构的基础上牺牲一小部分发光区面积，直接在led芯片上构造esd保护电路。

请参阅图1，一种带保护电路的紫光垂直结构led芯片的制备方法，在单个led芯片上隔离出一部分外延层，使用平面工艺将主发光区的p电极和保护区的n电极连接，将主发光区的n电极和保护区的p电极连接，在不改变外延层结构的基础上牺牲一小部分发光区面积，构造esd保护电路。

以主发光区为标准，正向偏置时主发光区为低阻状态，esd保护电路的保护区为阻状态，此时起到发光作用。当反向偏置时，esd保护电路的保护区处于低阻状态，主发光区被保护。

请参阅图2，一种带保护电路的紫光垂直结构led芯片，外延层结构衬底上依次设置有缓冲层、ugan层、n++gan层、ngan层、mqws层、p型algan层、p+gan层和p++gan层，利用led本身的单向导通性质，在此基础上构造esd保护电路，重掺n型gan层设置n电极；掺杂p+型gan层设置p电极，n电极和p电极与主发光区连接用于esd保护电路。

此外，主发光区有ingan层，esd保护电路的保护区无ingan层，避免内电导效应的影响。

蓝宝石衬底生长aln修复层的厚度为2μm；u-gan基底的厚度为2μm；ngan轻掺过渡层的厚度为500～600nm；ngan重掺的厚度为300～400nm；nalgan层的厚度为200nm；重掺ngan层的厚度为3.5μm；ngan轻掺电流扩展层的厚度为500～600nm；mqws层的厚度为300nm，为8～25个周期的ingan/algan结构；掺杂p型algan阻挡层、掺杂p型gan层和掺杂p+型gan层的厚度为200nm；ctl层的厚度为10nm。

紫光垂直结构led芯片的波长为265～420nm。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。