静态随机存取存储器及其制作方法与流程

本发明涉及一种静态随机存取存储器(staticrandom-accessmemory，sram)结构及其制作方法，特别是涉及其电容具有指状突起部电极的sram结构及其制作方法。

背景技术：

随着半导体技术的进步，所制作出的晶体管、电容、电阻等各种元件的尺寸不断缩小，以提高单位面积中的元件集成度。然而，在有限的尺寸面积中，还需研究同时能保持或提升元件效能的方法或结构。以静态随机存取存储器为例，如何在较小的单位面积中能提升其电容存储容量，仍为目前业界所需持续研究的课题。

技术实现要素：

本发明的目的之一是在静态随机存取存储器(staticrandom-accessmemory，sram)结构中制作具有s形状表面积的第一电极与第二电极的电容单元，以提高的sram结构的存储量。

本发明提供了一种sram结构，其包含一基底、一第一导电型晶体管、一第二导电型晶体管、一绝缘层以及一电容单元。第一导电型晶体管与第二导电型晶体管都设置在基底表面。绝缘层设置在基底上，包含一凹穴位于第一导电型晶体管与第二导电型晶体管之间，并且凹穴暴露部分基底表面。电容单元设置在凹穴中，并包括一第一电极、一第二电极以及一介电层。第一电极包含多个第一突出部与一第一平坦部，其中第一平坦部覆盖该暴露的部分基底表面，同时电连接于第一导电型晶体管的一源/漏极与第二导电型晶体管的一源/漏极。该等第一突出部共同连接于第一平坦部并自第一平坦部远离基底的表面突出。第二电极包含多个第二突出部与一第二平坦部，其中第二平坦部设置于第一突出部上，第二突出部共同连接于第二平坦部并自第二平坦部朝向基底表面突出，其中各第一突出部与各第二突出部平行交错排列。介电层设于该第二电极与该第一电极之间。

本发明另提供了一种制作sram结构的方法，包括先提供一基底，其中基底表面具有一第一导电型晶体管、一第二导电型晶体管以及一第一绝缘层，且该第一绝缘层覆盖第一导电型晶体管与第二导电型晶体管，然后在第一绝缘层中形成一凹穴(cavity)，且凹穴位于第一导电型晶体管与第二导电型晶体管之间，并暴露出第一导电型晶体管的一源/漏极与第二导电型晶体管的一源/漏极，接着在基底上形成一第一金属层，覆盖第一绝缘层的顶面与凹穴的侧壁与底面，再移除位于第一绝缘层顶面上的部分第一金属层。接着，进行多次突出部形成制作工艺，以在凹穴中形成多个第一突出部并且相邻第一突出部之间形成有一牺牲层。各突出部形成制作工艺分别包括先在基底上全面形成一牺牲层，使牺牲层覆盖第一绝缘层的顶面与凹穴的侧壁与底面；进行部分移除牺牲层的步骤，以移除位于第一绝缘层顶面上与覆盖凹穴底面的部分牺牲层；在基底上全面形成一第二金属层，使第二金属层覆盖该第一绝缘层的顶面与该凹穴的侧壁与底面；以及进行部分移除第二金属层的步骤，以移除位于第一绝缘层顶面上及覆盖凹穴底面的部分第二金属层，其中在进行该部分移除第二金属的步骤后，该第二金属层余留在该凹穴中的部分定义为一第一突出部。在重复多次突出部的形成制作工艺后，全面移除牺牲层，以在第一突出部之间形成多个凹槽。接着，在基底上全面形成一介电层，覆盖第一突出部的表面与第一绝缘层的表面，再于基底上全面形成一第三金属层，填入凹槽中并覆盖第一突出部的顶面与介电层的顶面，然后同时移除部分第三金属层与介电层，在一俯视方向上暴露出至少一部分第一导电型晶体管与至少一部分第二导电型晶体管。其中，在基底上余留的第一金属层与第二金属层定义为一第一电极，余留的第三金属层定义为一第二电极，且第一电极、第二电极与介电层构成一电容单元。

由于在本发明的sram结构中，电容单元所包含的第一电极具有多个第一突出部，因此增加了第一电极的总表面积，可提高电容存储量。据此，根据本发明制作方法可以制作出具有较大存储量的sram结构。

附图说明

图1到图12为本发明制作静态随机存取存储器(sram)结构的方法的第一实施例的流程示意图；

图13至图16为本发明制作sram结构的方法的第二实施例的流程示意图。

符号说明

100基底

100an型阱

100bp型阱

102浅沟绝缘隔离

104第一导电型晶体管

1041、1042第一掺杂区

104g、106g栅极

106第二导电型晶体管

1061、1062第二掺杂区

110间隙壁

112金属硅化物层

114接触洞蚀刻停止层

116第一绝缘层

116a、116b顶面

118凹穴

118a侧壁

118b底面

120第一光致抗蚀剂层

120a开口

122第一金属层

124平坦层

1261、1262、1263、154牺牲层

1281、1282、1283第二金属层

132介电层

134第三金属层

136、136'光致抗蚀剂层

1382第一突出部

142电容单元

144第二绝缘层

146第一接触洞

148第二接触洞

150第一接触元件

152第二接触元件

160sram结构

a1、a2、a3投影面积

ca共同几何中心

d1高度差

gp几何图形

p1蚀刻制作工艺

p2蚀刻制作工艺

具体实施方式

为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容。为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。

请参考图1到图12，图1到图12为本发明制作静态随机存取存储器(sram)结构的方法的第一实施例的流程示意图。首先如图1所示，提供一基底100，基底100为一半导体基底，例如但不限定为硅基底、外延硅、硅锗半导体基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，soi)等。基底100表面具有相邻设置的一第一导电型晶体管104与一第二导电型晶体管106。举例而言，本实施例的第一导电型晶体管104为一p型金属氧化物半导体(pmos)晶体管，而第二导电型晶体管106为一n型金属氧化物半导体(nmos)晶体管，在不同实施例中，两者导电型可互换。基底100表面包含n型阱100a与p型阱100b，两者相邻设置。第一导电型晶体管104设置在n型阱100a上，其包括一栅极104g以及形成在n型阱100a中的两个第一掺杂区1041、1042，其中第一掺杂区1041与第一掺杂区1042可为p+掺杂区，分别位于栅极104g的两侧并当作第一导电型晶体管104的源/漏极。栅极104g与基底100之间设有栅极绝缘层108，而栅极108外侧可具有间隙壁110。类似的，第二导电型晶体管106设置在p型阱100b上，包括一栅极106g以及形成在p型阱100b中的两个第二掺杂区1061、1062，其中第二掺杂区1061与第二掺杂区1062可为n+掺杂区，分别位于栅极106g的两侧并当作第二导电型晶体管106的源/漏极。栅极106g与基底100之间设有栅极绝缘层108，而栅极108外侧可具有间隙壁110。此外，本实施例的基底100表面可形成有浅沟绝缘隔离(sti)102设置在n型阱100a与p型阱100b之间，以电性隔绝相邻的第一导电型晶体管104的第一掺杂区1041与第二导电型晶体管106的第二掺杂区1061。在变化实施例中，可以省略浅沟绝缘隔离102的设置。本实施例的第一掺杂区1041、1042与第二掺杂区1061、1062的部分表面可具有金属硅化物层112，例如包含钴硅化物材料，但不以此为限。再者，一接触洞蚀刻停止层(contactetchstoplayer，cesl)114可覆盖在第一导电型晶体管104与第二导电型晶体管106以及基底100表面。接着，在基底100上形成一第一绝缘层116，覆盖第一导电型晶体管104与第二导电型晶体管106。

然后如图2所示，在第一绝缘层116中形成一凹穴(cavity)118，其中凹穴118位于第一导电型晶体管104与第二导电型晶体管106之间，并暴露出第一导电型晶体管104的第一掺杂区1041(亦即第一导电型晶体管104的一源/漏极)与第二导电型晶体管106的第二掺杂区1061(亦即第二导电型晶体管106的一源/漏极)。凹穴118可通过一光刻及蚀刻制作工艺所形成，例如包括先在第一绝缘层116上形成一图案化的第一光致抗蚀剂层120，其具有一开口120a定义出预定形成凹穴118的位置，然后利用图案化的第一光致抗蚀剂层120当作蚀刻掩模，以蚀刻制作工艺移除未被第一光致抗蚀剂层120所覆盖的第一绝缘层116，直至基底100表面，并使凹穴118暴露出第一掺杂区1041与第二掺杂区1061。需注意的是，本实施例在形成凹穴118时，还需同时移除被开口120a所暴露的接触洞蚀刻停止层114。

然后如图3所示，在基底100上全面形成一第一金属层122，其覆盖第一绝缘层116的顶面116a与凹穴118的侧壁118a与底面118b。第一金属层122可以任何适合的沉积方式制作，例如物理气相沉积(pvd)制作工艺或化学气相沉积制作工艺(cvd)，但不以此为限。第一金属层122的材料可以为任何包含金属材料的导电材料，本实施例的第一金属层122举例为氮化钛(tin)层，但不以此为限。接着，在基底100上形成一平坦层124，使平坦层124填入凹穴118中并覆盖第一绝缘层116的顶面116a，其中平坦层124举例可包含有机材料。之后，如图4所示，进行一回蚀刻制作工艺或一研磨制作工艺，以移除在第一绝缘层116的顶面116a上的部分平坦层124与部分第一金属层122。回蚀刻制作工艺举例为干蚀刻制作工艺，研磨制作工艺举例为化学机械研磨制作工艺。本实施例是以进行研磨制作工艺为例，利用第一绝缘层116的顶面116a作为研磨停止层，而以研磨方式移除第一绝缘层116上的平坦层124与第一金属层122。

请参考图5，接着可利用干蚀刻或湿蚀刻移除在凹穴118中剩下的平坦层124，剩下的第一金属层122覆盖凹穴118的侧壁118a与底面118b。在本实施例中，将平坦层124填入凹穴118中再同时移除第一绝缘层116上方的平坦层124与第一金属层122仅为举例，任何其他可移除第一绝缘层116上的部分第一金属层122的方法都可应用在本发明中。在移除平坦层124后，在基底100上全面形成一牺牲层1261，使牺牲层1261覆盖第一绝缘层116的顶面116a与凹穴118的侧壁118a与底面118b。牺牲层1261可选用相对于第一金属层122具有高蚀刻选择比的材料，本实施例的牺牲层1261是以包含金属钨为例，但不以此为限。

请参考图6，接着进行部分移除牺牲层的步骤，例如进行回蚀刻制作工艺，以移除位于第一绝缘层116的顶面116a上与覆盖凹穴118的底面118b的部分牺牲层1261，使得剩下的牺牲层1261仅覆盖凹穴118的侧壁118a。然后，在基底100上全面形成一第二金属层1281，使第二金属层1281覆盖凹穴118的侧壁118a与底面118b，亦即覆盖位于凹穴118内的牺牲层1261。第二金属层1281可选用任何适合的金属材料，且其材料可相同或不同于第一金属层122。在本实施例中，第二金属层1281选用相同于第一金属层122的材料，亦即为氮化钛层。接着，进行部分移除第二金属层的步骤，以移除位于第一绝缘层116的顶面116a上与覆盖凹穴118的底面118b的部分第二金属层1281，使得剩下的第二金属层1281仅覆盖凹穴118的侧壁118a，如图7所示。在部分移除第二金属层的步骤后，第二金属层1281余留在凹穴118中的部分定义为一第一突出部1382。移除第二金属层的步骤举例可利用回蚀刻制作工艺以进行。上述形成牺牲层、移除部分牺牲层、形成第二金属层以及移除部分第二金属层的部分可以视为一个突出部形成制作工艺(或称循环)，用来在凹穴118中形成一个第一突出部1382。根据本实施例的制作工艺，包含重复进行多次突出部形成制作工艺，以在凹穴118中形成多个第一突出部1382，如图7所示，多个第一突出部1382包含依序形成的第二金属层1281、1282及1283，并且，在相邻的第一突出部1382之间，形成有牺牲层1261、1262、1263。此外，第一金属层122覆盖在凹穴118的侧壁118a表面的部分也可视为第一突出部1382。如前所述，在重复多次突出部形成制作工艺后，凹穴118填满了第一突出部1382与相邻第一突出部1382之间的牺牲层1261、1262、1263。第一突出部1382的顶部大致与第一绝缘层116的顶面116a齐平。需注意的是，上述在凹穴118中的第一突出部1382的数量仅为举例，在不同实施例中，第一突出部1382可以具有不同的数量。

请参考图8，图8为对应图7的牺牲层与金属层的俯视示意图，其中图7可视为沿着图8的切线a-a’所绘示。如图8所示，由第一金属层122与第二金属层1281、1282、1283所形成第一突出部1382呈现出多个具有一共同几何中心ca的几何图形gp，并且这些几何图形gp是以共同几何中心ca为中心轴而由内向外分别依序设置。在本实施例中，几何图形gp为矩形或方形，但不以此为限，在不同实施例中，第一突出部1382所具有的几何图形也可以为其他图形，例如圆形或椭圆形。

接着请参考图9，在进行多次突出部形成制作工艺后，全面移除牺牲层1261、1262、1263，以在第一突出部1382之间形成多个凹槽130。举例而言，移除牺牲层的步骤可以利用一湿蚀刻制作工艺p1所进行，所选用的蚀刻剂可包括dsp溶液，例如为含有过氧化氢和稀硫酸或氢氟酸的溶液，或其他对于含钨牺牲层有高蚀刻速率(例如大于等于27埃/分钟)，而对含有氮化钛材料的第一金属层122、第二金属层1281、1282、1283具有低蚀刻速率(例如小于1埃/分钟)的蚀刻剂。

请参考图10，在基底100上全面形成一介电层132，覆盖第一突出部1382的表面与第一绝缘层116的表面。介电层132例如为包含高介电常数(highk)材料。然后在基底上全面形成一第三金属层134，填入凹槽130中并覆盖第一突出部1382的顶面与介电层132的顶面。第三金属层134的材料可相同或不同于第一金属层122与第二金属层1281、1282、1283。本实施例的第三金属层134是以包含氮化钛为例，但不以此为限。

请参考图11，接着进行一光刻及蚀刻制作工艺以移除部分第三金属层134与部分介电层132，并保留第三金属层134覆盖第一突出部1382的部分。详细而言，可以先在第三金属层134上形成图案化的第二光致抗蚀剂层136，其覆盖第一突出部1382并在俯视方向上暴露出位于第一突出部1382两侧的至少一部分的第一导电型晶体管104与至少一部分第二导电型晶体管106，也就是至少暴露出第一导电型晶体管104的第一掺杂区1042(第一导电型晶体管104的另一源/漏极)与第二导电型晶体管的106的第二掺杂区1062(第二导电型晶体管106的另一源/漏极)，然后以第二光致抗蚀剂层136为蚀刻掩模，以第一绝缘层116为蚀刻停止层而蚀刻被第二光致抗蚀剂层136暴露的第三金属层134与介电层132，直至暴露出第一绝缘层116，由此以形成电容单元142。如图11所示，在基底100上余留的第一金属层122与第二金属层1261、1262、1263定义电容单元142的第一电极138，余留的第三金属层134定义为电容单元142的第二电极140，而介电层132与第一电极138、第二电极140构成电容单元142，完成sram的基本结构。

接着，请参考图12，在基底100上形成一第二绝缘层144，覆盖第一绝缘层116与电容单元142，第二绝缘层144的材料可相同或不同于第一绝缘层116。本实施例是以第一绝缘层116与第二绝缘层144都为氧化硅层为例，但不以此为限。随后可以蚀刻制作工艺移除部分第一绝缘层116与第二绝缘层144，以在第一绝缘层116与第二绝缘层144中形成两个第一接触洞146，在第二绝缘层144中形成一第二接触洞148，其中两个第一接触洞146分别暴露出第一导电型晶体管104的第一掺杂区1042的一部分与第二导电型晶体管106的第二掺杂区1062的一部分，而第二接触洞148暴露出电容单元142的第二电极140的一部分。接着，在第一接触洞146与第二接触洞148中填入导电材料，以形成第一接触元件150与第二接触元件152。导电材料举例包含金属钨，但不以此为限。通过上述制作工艺，可完成本发明的sram结构160的制作。

如图12所示，本发明的sram结构包含一基底100、一第一导电型晶体管104、一第二导电型晶体管106、一绝缘层116以及一电容单元142。第一导电型晶体管104、第二导电型晶体管106与电容单元142设置在基底100表面，绝缘层116设置在基底100上，包含一凹穴118位于第一导电型晶体管104与第二导电型晶体管106之间，并且凹穴118暴露部分基底100的表面。电容单元142设置在凹穴118中，包括一第一电极138、一第二电极140与一介电层132，其中介电层132设于第二电极140与第一电极138之间。第一电极138是以接触方式而同时电连接于第一导电型晶体管104的一源/漏极(第一掺杂区1041)与第二导电型晶体管106的一源/漏极(第二掺杂区1062)。第一电极138包含多个第一突出部1382与第一平坦部1381，其中第一平坦部1381为第一金属层122覆盖凹穴118的底面118b的部分，亦即覆盖被暴露的部分基底100表面，其横向延伸并平行于基底100表面，而第一突出部1382共同连接于第一平坦部1381并自第一平坦部1381远离基底100的表面突出，其截面形状类似指状(finger-shape)突起物。再者，第二电极140包含多个第二突出部1402与一第二平坦部1401，其中第二平坦部1401设置于第一突出部1382上，第二突出部1402共同连接于第二平坦部1401并自第二平坦部1401朝向基底100表面突出，其中各第一突出部1382与各第二突出部1402平行交错排列。第二电极140覆盖第一突出部1382的顶面并填于第一突出部1382之间。根据本实施例，第二电极140由第三导电层134所构成，第二突出部1402分别位于相邻的第一突出部1382之间，而第二平坦部1401是横向延伸且平行于基底100的表面，覆盖第二突出部1402、第一突出部1382与第一平坦部1381。根据本实施例，第二电极140与介电层132部分延伸于绝缘层116表面。第二电极140的第二平坦部1401突出于最外侧的第一突出部1382，因此电容单元142中的第二电极140在基底100上的投影面积a2大于第一电极138在基底100上的投影面积a1，换句话说，在俯视方向上(垂直于基底100表面的方向)，第二电极140完全覆盖第一电极138。此外，电容单元142中的介电层132在基底100上的投影面积大体上相同于第二电极140的投影面积a2，亦即也大于第一电极138在基底100上的投影面积a1。

本发明的sram结构及其制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，然而为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。

请参考图13至图16，图13至图16为本发明制作sram结构的方法的第二实施例的流程示意图，其中图13接续图5。本实施例与第一实施例的差别主要在于使用不同的材料制作牺牲层材料，此外，本实施例在基底100上的掺杂阱配置不同于第一实施例。如图13所示，本实施例的基底100可以为p型基底，因此没有前述实施例的p型阱100b，并且本实施例可省略图1中位于p型阱100b与n型阱100a之间的浅沟绝缘隔离102。在变化实施例中，基底100表面可具有大范围的p型阱，而n型阱100a是形成于p型阱中。本实施例的制作工艺在移除位于第一绝缘层116上方的第一金属层122之后，如前述第一实施例进行多个突出部形成制作工艺，其中本实施例是使用氮化硅材料制作牺牲层154，以在凹穴118中制作出多个第一突出部1382，而牺牲层154位于相邻第一突出部1382之间。接着，如图14所示，进行蚀刻制作工艺p2以移除牺牲层154，并在第一突出部1382之间形成凹槽130。本实施例是以干蚀刻来移除牺牲层154，在蚀刻时，部分第一绝缘层116也会被移除，使得第一绝缘层116的部分顶部被移除而具有新的顶面116b，亦即第一绝缘层116的顶面116b会低于第一突出部1382的顶面，两者间具有高度差d1。然而，本实施例并不限于使用干蚀刻来进行蚀刻制作工艺p2，例如也可以选用对氮化硅材料的蚀刻速率高于氧化硅材料并远高于氮化钛材料的蚀刻剂来进行湿蚀刻。

请参考图15，接着以类似第一实施例的方式，在基底100表面形成介电层132与第三金属层134，使其填入凹槽130中。接着，进行一光刻及蚀刻制作工艺以移除部分在第一绝缘层116上的介电层132与第三金属层134。在光刻及蚀刻制作工艺中，可先在第三金属层134上形成图案化的光致抗蚀剂层136’，光致抗蚀剂层136’大致上覆盖第一突出部1382，然后以光致抗蚀剂层136’为蚀刻掩模而移除暴露出的第三金属层134与介电层132，在基底100上余留的介电层132与第三金属层134如图16所示，由此以完成电容单元142的制作，其中第三金属层134构成电容单元142的第二电极140，第一金属层122与第二金属层1281、1282、1283构成电容单元142的第一电极138。本实施例与第一实施例不同的地方在于第二电极140还另外包括一延伸部1403，其具有「l形」剖面形状，以平行于第一突出部1382与基底100表面的方向向外延伸，并覆盖最外侧的第一突出部1382的外侧壁。因此，第二电极140在基底100表面上的投影面积a3大于第一电极138在基底100表面上的投影面积a1，也大于第一实施例中第二电极140在基底100表面的投影面积a2(示于图12)。接着，可以类似于第一实施例的方式形成第二绝缘层144、第一接触洞146、第二接触洞148、第一接触元件150及第二接触元件152。

根据本发明，第一电极与第二电极的纵剖面形状分别具有指状的第一突出部与第二突出部，且两者中间设有介电层，使得第一电极与第二电极对介电层的接触表面积呈现「s」型，因此在有限的横向面积中，可以增加电极的纵向面积，能有效提高电容值。再者，在第二实施例中，第二电极所包括的延伸部与最外侧的第一突出部之间也设有介电层，因此可以进一步增加电容值。据此，本发明提供了可以在第一导电型晶体管与第二导电型晶体管距离不变且电容横向面积不变的条件下，以较简单制作工艺制作出具有较大电容存储量的sram结构与相关的制作方法。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。