一种基于TFT的具有大存储窗口的透明闪存及其制造方法与流程

本发明涉及一种闪存的设计，尤其是由一种基于tft(thinfilmtransistor)的具有大存储窗口的透明闪存的制造方法。

背景技术：

flashmemory是从eprom和eeprom发展而来的非挥发性存储集成电路，其主要特点是工作速度快、单元面积小、集成度高、可靠性好、可重复擦写10万次以上，数据可靠保持超过10年。到目前，用于flashmemory生产的技术水平已达0.13μm，单片存储量达几千兆。

目前对于双栅极flashmemory的研究和应用仍以硅材料制作闪存作为主流，硅材料拥有着成本低、性能稳定、工艺成熟等优势。但硅材料的电气性能不够优秀，工艺条件要求较高，发展已经进入瓶颈期。近年来，诸如zno这样的第三代金属氧化物半导体的研究得到了蓬勃发展，和硅材料相比，其拥有禁带宽度大、大面积成膜均匀性好等优点，还可以实现多层三维堆叠结构，提高存储密度，实现全透明存储器。但目前金属氧化物的flashmemory性能还有待提高，浮栅材料与器件工艺的兼容性问题会影响器件的稳定性，本发明提出一种与工艺全兼容的透明存储器结构。

技术实现要素：

本发明针对现有技术的缺点和不足，提供了一种基于tft的具有大存储窗口的透明闪存及其制造方法。

本发明的基于tft的具有大存储窗口的透明闪存，和传统结构的闪存相比，主要是多了一层浮栅结构，该浮栅层选用态密度缺陷较大的金属氧化物薄膜制作，可以更好的捕获电子。

本发明的基于tft的具有大存储窗口的透明闪存是一种基于金属氧化物tft的浮栅结构闪存器件，所述的闪存器件包括电极、有源层、第一栅氧层、浮栅层、保护层、第二栅氧层；所述的有源层、第一栅氧层、保护层、第二栅氧层均采用透明金属半导体薄膜制得；所述的浮栅层采用zno薄膜制备得到。

进一步的，所述的浮栅层的厚度为1～5nm。

进一步的，所述的透明金属半导体薄膜为锌、锡、铜、铟、铝、钛、银或镓的其中两种或两种以上的氧化物的混合物，或者锌、锡、铜或铟的其中一种的氧化物。

进一步的，所述的第一栅氧层和第二栅氧层的厚度为1～10nm。

本发明还提供了一种基于tft的具有大存储窗口的透明闪存的制造方法，具体的制造步骤如下：

(1)最底层为器件衬底，清洗并干燥；

(2)在器件衬底上沉积ito；

(3)在ito上刻蚀出源漏极后，再在上面生长有源层、第一栅氧层、zno浮栅层、保护层；

(4)然后刻蚀有源层和保护层，继续在上面生长第二栅氧层；

(5)刻蚀通孔，沉积栅极ito。

进一步的，所述的器件衬底均采用透明材料，使用玻璃、亚克力或透明柔性薄膜材料。

进一步的，所述的沉积栅极ito的工艺均为溅射工艺。

进一步的，所述的有源层、第一栅氧层、zno浮栅层、保护层、第二栅氧层的生长工艺均采用原子层沉积方法。

进一步的，在整个制造过程中采用了多次退火工艺。

由于退火可以改变材料的内部应力，提高材料的成膜质量，因此，在闪存的制造过程中多次采用退火工艺。

本发明的基于tft的具有大存储窗口的透明闪存的工作过程如下：

闪存采用源极、漏极和栅极三端器件作为存储单元，主要是利用电场的效应来控制源极与漏极之间的通断，栅极的电流消耗极小，flash为双栅极结构，在栅极与源漏之间增加了一个浮置栅极。

闪存向数据单元内写入数据的过程就是向电荷势阱注入电荷的过程，通常写入数据有两种技术，热电子注入(hotelectroninjection)和f-n隧道效应(fowler-nordheimtunneling)，当写入电流经过浮栅层时，浮栅层会捕获电子，从而在电流流入流出时形成电流差，最终形成阈值电压的窗口，电压窗口通常作为评估闪存性能的一个重要依据。在写入新数据之前，必须先将原来的数据擦除，数据擦除过程与写入数据的方法相似，在源极上加高压，控制栅接地，在电场作用下，浮置栅上的电子越过氧化层进入源极区而全部消失，从而实现擦除功能。在无偏置电压的情况下，检测晶体管的导通状态就可以获得存储单元中的数据，如果位线上的电平为低，说明晶体管处于导通状态，读取的数据为0，如果位线上为高电平，则说明晶体管处于截止状态，读取的数据为1。

浮栅型闪存flashmemory最重要的指标是阈值电压窗口。影响此性能的最重要因素是浮栅层捕获电子的能力，这与浮栅层的材料与厚度息息相关。在本发明中，由于zno具有较高的态缺陷密度，拥有捕获大量电子的能力，所以采用其作为浮栅层材料。此外，栅氧层厚度与电子的遂穿能力具有较大的关系，经过多次探索当浮栅层厚度为1～5nm、栅氧层的厚度为1～10nm时，效果最佳。

和现有技术相比，本发明主要具有以下优点：

(1)本发明的具有大存储窗口的透明闪存的所有结构都由金属氧化物半导体薄膜制作，存储窗口较大，拥有优异的存储性能。

(2)本发明的具有大存储窗口的透明闪存的所有结构全部是透明的。

附图说明

图1是本发明实例1闪存的原理电路结构图；

图2是本发明实例2闪存的电路版图；

图3是本发明实例2闪存的截面图；

图4是本发明实例3闪存的测试结果。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，兹列举较佳实施例并结合附图对本发明作进一步的详细描述。

实施例1

如图1所示，flash为双栅极结构，源极、漏极和栅极三端器件作为存储单元，在栅极与源漏之间增加了一个浮置栅极。

当写入数据时，在栅极施加高电压，整个tft被打开，电子由源极向漏极流动，部分电子由于隧穿效应则被浮栅层捕获，从而阈值电压发生变化，形成阈值电压窗口。

实施例2

如图2设计版图所示，基于tft的闪存均由半导体薄膜组成。首先在玻璃衬底上溅射ito，即图2中的斜线部分；在ito上刻蚀出源漏级后，再在上面生长zno有源层、al2o3第一栅氧层、zno浮栅层、al2o3保护层，然后刻蚀有源层和保护层，继续在上面生长al2o3第二栅氧层，即图2中的黑色块部分；最后刻蚀通孔，溅射栅极ito，如图2中的横线条部分。

闪存整体结构的截面图则由图3所示。器件基板为玻璃，在玻璃上生长ito源漏级如黑色块所示；继续生长zno有源层(斜线块)、al2o3第一栅氧层(横线块)、zno浮栅层(斜线块)、al2o3保护层(横线块)和al2o3第二栅氧层(横线块)；最后生长ito栅极(黑色块)。整体器件得以制备完成。

在闪存制作工艺流程中，半导体薄膜生长均使用ald生长，而生长ito则使用溅射工艺。在每一步生长过程之后，都会对器件进行退火处理，提升了器件的电气性能。

实施例3

使用半导体测试仪对闪存器件进行测试，测试结果如图4所示。通过测试器件的id-vg滞回曲线来观察其阈值电压窗口。闪存工作电压在-10～15～-10v之间滞回，由于阈值电压的变化形成了滞回窗口。滞回窗口的方向如图4中箭头方向所示。通过测试，可知本发明的闪存拥有很大的阈值窗口，如图采用vg＝+10v和vg＝-10v对闪存器件进行编程和擦除操作，其开关电流比达到10⁸。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。