包括半导体本体的二极管的制作方法

本发明涉及一种包括半导体本体的二极管。

特别是在二极管的情况下，通常需要降低在二极管的半导体本体的边缘区域处发生的电场强度，以避免电击穿。此外，二极管也预期以有效的方式生产。

背景技术：

ep1722423a2公开了一种具有半导体本体的二极管，所述半导体本体具有第一半导体本体主侧、与第一半导体本体主侧相对布置的第二半导体本体主侧、以及围绕半导体本体周向延伸并连接第一半导体本体主侧和第二半导体本体主侧的半导体本体边缘，其中半导体本体包括p型半导体区以及另一p掺杂半导体区，所述p型半导体区具有形成第一半导体本体主侧的外表面，所述另一p掺杂半导体区布置于半导体的半导体本体边缘区域中的p掺杂半导体区并且延伸远至第二半导体本体主侧。

技术实现要素：

本发明的一个目的是提供一种有效生产的二极管，该二极管包括半导体本体，其中减小在二极管的半导体本体的边缘区域处出现的电场强度。

该目的通过一种包括半导体本体的二极管来实现，所述半导体本体具有第一半导体本体主侧，与第一半导体本体主侧相对布置的第二半导体本体主侧，以及围绕半导体本体周向延伸并连接第一半导体本体主侧和第二半导体本体主侧的半导体本体边缘，其中半导体本体具有第一导电类型的第一半导体区，其中第一半导体区的第一外表面形成第一半导体本体主侧，其中第一半导体区的第二外表面形成半导体本体边缘的一部分，其中半导体本体具有第二导电类型的第二半导体区，所述第二半导体区布置在半导体本体的内部区域中的第一半导体区上并且不延伸远至半导体本体边缘，其中半导体本体具有第二导电类型的第三半导体区，所述第三半导体区布置在第二半导体区上并且具有比第二半导体区更高的掺杂浓度，其中半导体本体具有第一导电类型的第四半导体区，所述第四半导体区在半导体本体边缘区域中布置在第一半导体区上并且从第二半导体区在朝向半导体本体边缘的方向上延伸远至半导体本体边缘，其中半导体本体具有从形成第二半导体本体主侧的表面区域的第三半导体区的平面外表面开始并且到达远至半导体本体边缘的切口，所述切口沿着半导体本体边缘延伸，其中第二、第三和第四半导体区具有界定切口的相应的外部界面。

证明有利的是，整个第一半导体本体主侧以平面方式形成。因此，半导体本体不具有从第一半导体本体主侧开始并到达进入半导体本体内的另外切口。因此，通过烧结连接，二极管可以与例如基板(例如dcb基板)容易地接触，因为产生烧结连接需要对二极管施加的压力不会导致半导体本体的边缘面脱落。

此外，证明有利的是，第二半导体区的外部界面和第三半导体区的外部界面在朝向半导体本体边缘的方向上具有凹形路线，因为在半导体本体的边缘结构处发生的电场强度则进一步减小。

在这种情况下，证明有利的是，第四半导体区的外部界面在朝向半导体本体边缘的方向上具有凹形路线，因为在半导体本体的边缘结构处发生的电场强度则进一步减小。

此外，证明有利的是，第二半导体区的外部界面的一部分和第四半导体区的外部界面以平面方式形成，因为则可以简单的方式产生凹陷。

在这种情况下，证明有利的是，相对于第二半导体区的外部界面的部分和第四半导体区的外部界面的相应法线方向对应于相对于第三半导体区的外表面的法线方向，因为凹陷可以特别简单的方式产生，例如通过干蚀刻工艺。

此外，证明有利的是，平行于相对于第三半导体区的外表面的法线方向，半导体本体边缘从第一半导体本体主侧延伸到第二半导体本体主侧，因为则以特别简单的方式形成半导体本体边缘。

此外，证明有利的是，第四半导体区在其外部界面处具有最高掺杂浓度，其中第四半导体区的掺杂浓度在朝向第一半导体本体主侧的方向上减小，因为这样的掺杂浓度可以有效的方式生产。

此外，证明有利的是，第四半导体区在其与第一半导体区的边界处具有其最高掺杂浓度，其中第四半导体区的掺杂浓度在朝向第二半导体本体主侧的方向上减小，因为这样的掺杂分布可以有效的方式生产。

此外，证明有利的是，第四半导体区的最高掺杂浓度小于1×10¹⁸cm^-3，特别是小于1×10¹⁷cm^-3，因为二极管的反向电压负载容量因此增加。

此外，证明有利的是，如果硅氧化物层至少布置在第二、第三和第四半导体区的外部界面之一上。

在这种情况下，证明有利的是，聚酰亚胺(polyimide)层或玻璃层布置在硅氧化物层上。

此外，证明有利的是，聚酰亚胺层或玻璃层至少布置在第二、第三和第四半导体区的相应外部界面之一上。

通过使用聚酰亚胺层，如果适当地与硅氧化物层或玻璃层相互作用，则实现相应外部界面的非常可靠的钝化。

此外，证明有利的是，在垂直于第三半导体区的外表面的法线方向的方向上，从第三半导体区的外表面开始的切口的宽度为200μm至1200μm，特别是300μm至1000μm。

此外，证明有利的是，在半导体本体边缘处，在相对于第三半导体区的外表面的法线方向上，切口的深度为30μm至200μm。

在这一点上通常应该注意的是，优选地，第一导电类型的半导体区形成为p掺杂半导体区(p导电类型)，以及第二导电类型的半导体区形成为n掺杂半导体区(n导电类型)。备选地，第一导电类型的半导体区可以形成为n掺杂的半导体区(n导电类型)，以及第二导电类型的半导体区可以形成为p掺杂的半导体区(p导电类型)。

附图说明

在下文中，参考以下附图来解释本发明的示例性实施例，其中：

图1示出根据本发明的二极管的一个实施例的剖视图；

图2示出图1中所示的二极管的俯视平面视图；

图3示出根据本发明的二极管的另一实施例的剖视图。

应注意的是，附图是示意图。在附图中，相同的元件具有相同的附图标记。

具体实施方式

图1示出根据本发明的二极管1的一个实施例的截面图以及图2示出从二极管1的上方看的平面视图，其中与图1相比，图2中的二极管1以尺寸减小的方式示出，并且未示出二极管1的硅氧化物层22和分别地聚酰亚胺层23或玻璃层23。图3示出根据本发明的二极管1的另一实施例的截面图。

根据本发明的二极管1具有半导体本体2，半导体本体2具有第一半导体本体主侧3，与第一半导体本体主侧3相对布置的第二半导体本体主侧4，以及围绕半导体本体2周向延伸并且连接第一半导体本体主侧3和第二半导体本体主侧4的半导体本体边缘28。半导体本体2的半导体材料优选由硅或碳化硅构成。

半导体本体2具有第一导电类型的第一半导体区5，其中第一半导体区5的第一外表面10形成第一半导体本体主侧3。整个第一半导体本体主侧3优选地以平面方式形成。第一半导体区5的第二外表面10'形成半导体本体边缘28的一部分。第一半导体区5在垂直于相对于第一外表面10的法线方向n1的方向上在整个半导体本体2上延伸。

半导体本体2具有第二导电类型的第二半导体区6，所述第二半导体区在半导体本体2的内部区域ib中布置在第一半导体区5上并且不延伸远至半导体本体边缘28。此外，半导体本体2具有第二导电类型的第三半导体区7，所述第三半导体区布置在第二半导体区6上并且具有比第二半导体区6更高的掺杂浓度。第三半导体区7具有平面外表面16，其形成第二半导体本体主侧4的表面区域。第三半导体区7的平面外表面16布置在第二半导体本体主侧4的内部区域51中。相对于第三半导体区7的平面外表面16的法线方向n2对应于相对于第一半导体区5的第一外表面10的法线方向n1。第三半导体区7和第二半导体区6之间的边界g3在垂直于相对于第三半导体区7的平面外表面16的法线方向n2的方向上延伸。半导体本体边缘28平行于相对于第三半导体区7的外表面16的法线方向n2，从第一半导体本体主侧3延伸到第二半导体本体主侧4。

此外，半导体本体2具有第一导电类型的第四半导体区60，所述第四半导体区布置在在半导体本体边缘区域25中的第一半导体区5上并且在朝向该半导体本体边缘区域25的方向上从第二半导体区6延伸远至半导体本体边缘28。第四半导体区60因此具有与第一半导体区域5的边界g2。边界g2在垂直于相对于第三半导体区7的平面外表面16的法线方向n2的方向上延伸。整个第四半导体区60在垂直于相对于第三半导体区7的平面外表面16的法线方向n2的方向上布置在第四半导体区60和第二半导体区6之间的边界g1与半导体本体边缘28之间。

此外，半导体本体2具有从第三半导体区7的平面外表面16开始并到达远至半导体本体边缘28的切口15，所述切口沿半导体本体边缘28延伸，其中第二半导体区6具有界定切口15的外部界面40，第三半导体区域7具有界定切口15的外部界面41，以及第四半导体区60具有界定切口15的外部界面42。由于切口15，半导体本体2以及因此二极管1具有mesa边缘结构。如通过图2中的示例所示，切口15以闭合的方式围绕第二半导体本体主侧4的内部区域51延伸。切口15例如可以通过蚀刻或通过半导体本体2的机械加工(例如研磨)来实现。半导体本体2不具有从第一半导体区5的第一外表面10开始的另外切口。

在本发明的情况下，借助于切口15，第四半导体区60的厚度相对较小，使得在二极管1的制造期间，第四半导体区60掺杂所经由的扩散过程只需要相对较短的持续时间。因此，可以采用有效的方式制造第四半导体区60或二极管1。此外，由于制造第四半导体区60所需的扩散过程的持续时间短，所以较少的杂质被引入半导体本体2中，这提高了二极管1的质量。

为了电连接的目的，二极管1具有布置在第一半导体区5的外表面10上的第一金属化物12，以及布置在第三半导体区7的外表面16上的第二金属化物14。第一金属化物12优选地形成阳极金属化物，第二金属化物14优选形成阴极金属化物。

在根据图1和图2的示例性实施例的情况下，第二半导体区6的外部界面40和第三半导体区7的外部界面41在朝向半导体本体边缘28的方向上具有凹形路线。在这种情况下，优选地，第四半导体区60的外部界面42在朝向半导体本体边缘28的方向上同样具有凹形路线。由第二半导体区6的外部界面40、第三半导体区7的外部界面41和第四半导体区60的外部界面42形成的整个外部界面的整个路线优选地在朝向半导体本体边缘28的方向上连续地可差分。由第二半导体区6的外部界面40、第三半导体区7的外部界面41和第四半导体区60地外部界面42形成的整个外部界面优选地没有阶梯。

在根据图3的示例性实施例的情况下，第四半导体区60的外部界面42和第二半导体区6的外部界面40的部分40'以平面方式形成。相对于第二半导体区6的外部界面40的部分40'的法线方向n4和相对于第四半导体区60的外部界面42的法线方向n3优选地对应于相对于第三半导体区7的外表面16的法线方向n2。此外，第三半导体区7的外部界面41优选地以平面方式形成。相对于第三半导体区7的外部界面41的法线方向优选地在垂直于相对于第三半导体区7的平面外表面16的法线方向n2的方向上延伸。应注意的是，除了切口15的几何形状之外，或者除了外部界面40和41的几何形状以及外部界面42(如果合适的话)的几何形状之外，根据图3的根据本发明的二极管1的实施例(其包括可能的有利实施例、变型、尺寸和掺杂浓度)对应于根据图1和图2的根据本发明的二极管1的实施例。

优选地从第三半导体区7的外表面16开始的切口15在垂直于相对于第三半导体区7的外表面16的法线方向n2的方向上的宽度b1是200μm至1200μm，特别是300μm至1000μm。在半导体本体边缘28处，切口15在相对于第三半导体区域7的外表面16的法线方向n2上的深度t1优选是30μm至200μm。半导体本体2的厚度d1优选是230μm至500μm，特别是230μm至400μm。

在示例性实施例的情况下，第一半导体区5和第四半导体区60是p掺杂的，其中可以产生p型掺杂，例如作为硼、铝和/或镓扩散到半导体本体2的半导体材料(例如硅或碳化硅)的结果。第一半导体区5在其第一外表面10处的掺杂浓度优选是1×10¹⁸cm^-3至1×10²¹cm^-3。由于第一半导体区5的掺杂浓度相对较高，因此在图中用p+表示。在示例性实施例的情况下，第二半导体区6和第三半导体区7是n掺杂的，其中可以产生n型掺杂，例如作为磷扩散到半导体本体2的半导体材料(例如硅或碳化硅)中的结果。第二半导体区6可以具有1×10¹³cm^-3至1×10¹⁴cm^-3的掺杂浓度。第三半导体区7优选在其平面外表面16处具有1×10¹⁸cm^-3至1×10²¹cm^-3的掺杂浓度。第三半导体区7具有比第二半导体区6更高的掺杂浓度，使得在图中第三半导体区7的掺杂用n+表示，第二半导体区6的掺杂用n-表示。

第四半导体区60优选地在其外部界面42处具有其最高掺杂浓度，其中第四半导体区60的掺杂浓度在朝向第一半导体本体主侧3的方向上减小，以使其在朝向其与第一半导体区5的边界g2的方向上更精确。为了产生这种掺杂浓度分布，进行这样的扩散过程(优选地用铝)：从第四半导体区60的外部界面42开始并在朝向第一半导体本体主侧3的方向上延伸，以使其在朝向其与第一半导体区5的边界g2的方向上更精确。备选地，第四半导体区60优选在其与第一半导体区5的边界g2处具有最高掺杂浓度，其中第四半导体区60的掺杂浓度在朝向第二半导体本体主侧4的方向上减小，以使其在朝向第四半导体区60的外部界面42的方向上更精确。为了产生这种掺杂浓度分布，进行这样的扩散过程(优选地用铝)：从布置在半导体本体边缘区域25中的第一半导体区5的第一外表面10的区域开始并在第二半导体本体主侧4的方向上延伸，以使其位于在朝向第四半导体区60的外部界面42的方向上更精确。在两种备选方案中，存在于第四半导体区60中的相应最高掺杂浓度小于1×10¹⁸cm^-3，特别是小于1×10¹⁷cm^-3。在整个第四半导体区60中，掺杂浓度因此小于1×10¹⁸cm^-3，特别是小于1×10¹⁷cm^-3。因此，整个第四半导体区60优选具有相对低的掺杂浓度。如果整个第四半导体区60具有所述相对低的掺杂浓度，则相比于其他结构相同的二极管(其中第四半导体区60具有更高的掺杂浓度)，二极管1具有更高的反向电压负载容量。

在所有示例性实施例中，半导体本体2的半导体材料优选地由硅或碳化硅构成，其中硅氧化物层22可以至少布置在第二半导体区6、第三半导体区7和第四半导体区60的外部界面40，41，42中的一个上。优选地，如通过图1和图3中的示例所示，硅氧化物层22布置在第二半导体区6、第三半导体区7和第四半导体区60上。

如果半导体本体2的半导体材料由硅或碳化硅构成，则硅氧化物层22优选地通过氧化第二半导体区6、第三半导体区7和第四半导体区60的相应外部界面40，41，42来产生。此外应注意的是，在本发明的含义内，层，特别是非导电层，例如，由于化学反应(例如氧化)而在半导体本体2的半导体区的表面区域中产生的硅氧化物层22不再分别是相关半导体区6，7和60或半导体本体2的一部分。在本发明的含义内，这种化学反应扩大了切口15，使得在本发明的含义内，以这种方式产生的层，诸如硅氧化物层22，设置在切口15中或填充切口15的一部分。硅氧化物层22的硅氧化物可以以这样的形式存在：例如，一硅氧化物、或二硅氧化物、或一硅氧化物和二硅氧化物的混合物。如果半导体本体2的半导体材料包括碳化硅，则相应的硅氧化物层也可以包含碳。

通过涂覆方法(例如，等离子涂覆)，通过涂覆有硅氧化物的第二半导体区6、第三半导体区7和第四半导体区60的相应外部界面40，41，42，也可以制造相应的硅氧化物层22。聚酰亚胺层23或玻璃层23可以另外布置在硅氧化物层22上，如通过图1和图3中的示例所示。如果聚酰亚胺层或玻璃层布置在硅氧化物层上，则聚酰亚胺层具有与硅氧化物层或玻璃层的机械接触。

备选地(图中未示出)，也可以仅将聚酰亚胺层23或玻璃层23布置在第二半导体区6、第三半导体区7和第四半导体区60的相应外部界面40，41，42中的至少一个上。

聚酰亚胺层或玻璃层和硅氧化物层可能存在用作钝化层。

在这一点上应注意的是，在本发明的情况下，只要本发明的不同示例性实施例的特征不相互排斥，则当然这些特征就可以采用任何期望的方式彼此组合，而不脱离本发明的范围。