形成导电层的方法与流程

本发明涉及半导体制造技术领域，特别涉及一种形成导电层的方法。

背景技术：

半导体器件中，导电层一般为依次堆叠的钛金属层、第一氮化钛层及铝金属层，所述导电层一般沉积在介电层上，并用于形成顶层电路层。为了形成上述顶层电路层，技术人员需要在所述导电层上旋涂一光刻胶层，对光刻胶层进行光刻以在光刻胶层上形成顶层电路图案，并将顶层电路图案转移至所述导电层上以得到顶层电路层。

但是，目前在刻蚀导电层及部分厚度的介电层以形成顶层电路层后，位于导电层的晶粒交界处底部的介电层上容易产生凸起缺陷，导致产品良率降低。

技术实现要素：

本发明的目的在于提供一种形成导电层的方法，以解决刻蚀导电层及部分厚度的介电层以形成顶层电路层时介电层上产生凸起的问题。

为解决上述技术问题，本发明提供一种形成导电层的方法，包括：

提供一衬底，所述衬底上形成有金属互连层；

形成介电层，所述介电层覆盖所述金属互连层；

采用物理气相沉积工艺形成第一金属层，所述第一金属层覆盖所述介电层；

在所述第一金属层上形成第一氮化钛层；以及

在所述第一氮化钛层上形成第二金属层，其中，所述第一金属层、第一氮化钛层及第二金属层构成导电层。

可选的，在所述形成导电层的方法中，采用磁控溅射工艺形成所述第一金属层。

可选的，在所述形成导电层的方法中，采用磁控溅射工艺形成第一金属层时，工艺腔内的压力介于1mtorr～10mtorr之间，且工艺腔内通入流量介于60scc～100scc之间的氩气。

可选的，在所述形成导电层的方法中，采用离子化的金属等离子体物理气相沉积工艺形成第一金属层。

可选的，在所述形成导电层的方法中，采用离子化的金属等离子体物理气相沉积工艺形成第一金属层时，工艺腔内的压力介于10mtorr～30mtorr之间，且工艺腔内通入流量介于40scc～80scc之间的氩气。

可选的，在所述形成导电层的方法中，所述第一金属层的材质为钛。

可选的，在所述形成导电层的方法中，所述第一金属层的晶体取向趋于一致且垂直于所述衬底表面，使得形成于所述第一金属层及所述第一氮化钛层上的所述第二金属层的表面粗糙度小于或者等于0.4nm。

可选的，在所述形成导电层的方法中，所述第二金属层的材质为铝。

可选的，在所述形成导电层的方法中，采用物理气相沉积工艺形成第一氮化钛层及第二金属层。

可选的，在所述形成导电层的方法中，采用磁控溅射工艺形成第一氮化钛层及第二金属层。

综上，本发明提供一种形成导电层的方法，形成导电层的步骤包括：首先在衬底上形成介电层，然后采用物理气相沉积工艺形成第一金属层，接着在所述第一金属层上形成第一氮化钛层，最后在所述第一氮化钛层上形成第二金属层，其中，所述第一金属层、第一氮化钛层及第二金属层构成导电层，通过物理气相沉积工艺形成的第一金属层的晶粒生长方向趋于一致，从而进一步使得所述第一金属层及所述第一氮化钛层上的第二金属层的晶粒生长方向趋于一致、晶粒交界处缝隙更小、表面粗糙度减小且表面反射率高，从而减小了所述导电层的表面粗糙度，避免了后续刻蚀所述导电层及所述介电层时因所述第一金属层的晶粒生长杂乱导致所述第二金属层的晶粒交界处缝隙过大再从而导致所述介电层上形成凸起缺陷，提高了产品良率。

附图说明

图1是本发明实施例的形成导电层的步骤流程图；

图2-图6是本发明实施例的形成导电层的各步骤中的半导体示意图；

图7-图8是本发明实施例的另外两种半导体结构示意图；

其中，附图标记说明：

100-衬底，101-金属互连层，110-介电层，121-第一金属层，122-第一氮化钛层，123-第二金属层，124-第二氮化钛层，125-抗反射层。

具体实施方式

以下结合附图和具体实施例对本发明提出的形成导电层的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

一般导电层至少包括堆叠的钛金属层、第一氮化钛层及铝金属层，目前通常采用化学气相沉积工艺形成钛金属层，这样形成的钛金属层的晶粒生长方向比较杂乱，钛金属层沉积在介电层上，钛金属层可以看做是所述导电层的基底，若钛金属层这个基底的晶粒生长方向杂乱无章、晶粒大小不均一则会影响后续钛金属层上的第一氮化钛层及铝金属层的形成，尤其是影响其中的铝金属层，由于铝金属层的厚度相较于其余几层厚很多，所以钛金属层这一基底晶粒生长方向杂乱无章，会导致铝金属层的晶向杂乱、晶粒大小不一、晶界处缝隙较大、表面粗糙度增加等问题被放大，从而导致整个导电层晶粒交界处存在缝隙，晶粒交界处的缝隙容易在后续导电层及部分厚度的介电层的刻蚀过程中影响刻蚀的均匀性，晶粒有缝隙的位置刻蚀的速度比晶粒平整处慢，在相同的刻蚀时间下，上面一层有晶粒缝隙的位置就会在下面一层上形成凸起，所以在刻蚀导电层及部分厚度的介电层时，较厚的铝金属层的晶粒交界处的缝隙位置就在下面第一氮化钛层、钛金属层及介电层上逐一形成凸起，最终在介电层上产生明显突起，导致产品良率降低，所以需要一种新的形成导电层的方法来改善刻蚀导电层及部分厚度的介电层以形成最终的顶层集成电路层时，在介电层上产生凸起的情况。

基于上述问题，本发明提供一种形成导电层的方法，参考图1，图1是本发明实施例的形成导电层的步骤流程图，所述形成导电层的步骤包括：

s10：提供一衬底，所述衬底上形成有金属互连层。

s20：形成介电层，所述介电层覆盖所述金属互连层；

s30：采用物理气相沉积工艺形成第一金属层，所述第一金属层覆盖所述介电层；

s40：在所述第一金属层上形成第一氮化钛层；以及

s50：在所述第一氮化钛层上形成第二金属层，其中，所述第一金属层、第一氮化钛层及第二金属层构成导电层。

具体的，请参考图2-图6，图2-图6是本发明实施例的形成导电层的各步骤中的半导体示意图。

首先，如图2所示，提供一衬底100，所述衬底100上形成有金属互连层101。具体的，所述衬底100可以是单晶硅、多晶硅、非晶硅中的一种，所述衬底100也可以是砷化镓、硅稼化合物等，所述衬底100还可以具有绝缘层上硅或硅上外延层结构；所述衬底100还可以是其它半导体材质，这里不再一一列举。在所述衬底100中可以具有n阱或p阱或栅极结构或多层介质层或多层电路层等。在本实施例中，所述金属互连层101的步骤例如包括：形成一金属层，所述金属层覆盖所述衬底100；在所述金属层上旋涂一光刻胶层；对所述光刻胶层进行光刻，并对所述金属层进行干法刻蚀以形成所述金属互连层101，所述金属互连层101的材质通常选择铜或者铝，所述金属互连层101可以是所述衬底100上的任一电路层。

进一步的，如图3所示，形成介电层110，所述介电层110覆盖所述金属互连层101，具体的，所述介电层110的材质可以选择二氧化硅。所述介电层110不仅可以用作绝缘介质层将其上层和其下层隔开，而且可以在后续刻蚀其上的膜层时，保护所述衬底100及金属互连层101被误刻蚀。在本实施例中，通过化学气相沉积工艺形成介电层110，例如等离子体化学气相沉积工艺。

然后，如图4所示，采用物理气相沉积工艺形成第一金属层121，所述第一金属层121覆盖所述介电层110。具体的，所述第一金属层121的材质为钛，此外，所述第一金属层121还可以选择钽金属层，所述第一金属层121可以选择本技术领域任意一种适合用于形成导电层的金属材质，本申请对所述第一金属层121的选材不做任何限定。可以采用磁控溅射工艺形成所述第一金属层121，将工艺腔内的压力控制在1mtorr～10mtorr之间，向工艺腔内通入流量介于60scc～100scc之间的氩气。在常温下，控制工艺腔内的射频电源的功率在3000w左右，工艺腔内的阴阳极之间形成高频电场，阳极电离工艺腔内的氩气以在阳极附近产生高密度的ar+离子，ar+离子会在电场作用下加速向阴极的金属钛(靶材)运动并且撞击金属钛(靶材)，ar+离子的能量会转移给金属钛以将固态的金属钛撞击出钛原子，被撞击出的钛原子运动穿过等离子体到达所述介电层110的表面以形成晶粒生长取向趋于一致的所述第一金属层121。进一步的，在本实施例中，还可以采用离子化的金属等离子体物理气相沉积工艺形成第一金属层121。在采用离子化的金属等离子体物理气相沉积工艺形成第一金属层时，将工艺腔内的压力控制在10mtorr～30mtorr之间，并向工艺腔内通入流量介于40scc～80scc之间的氩气。利用射频等离子体技术将固态的金属钛溅射离子化，形成ti+离子，此时所述衬底100上加了负偏置电压，所以ti+离子会垂直朝所述介电层110表面运动以形成所述第一金属层121，利用离子化的金属等离子体物理气相沉积工艺形成的所述第一金属层121的晶向高度一致。其中，实验表明，采用离子化的金属等离子体物理气相沉积工艺比采用磁控溅射工艺形成的所述第一金属层121的晶粒生长方向更一致，表面更光滑。在本实施例中，结合图6，通过物理气相沉积工艺形成的所述第一金属层121的晶粒生长方向趋于一致、晶粒交界处缝隙小，为后续沉积的第一氮化钛层122及第二金属层123打下了良好的基底，尤其是后续生长出的厚度较大的第二金属层123，使得第二金属层123晶粒生长方向趋于一致、晶粒交界处缝隙减小以及表面粗糙度减小，避免了后续刻蚀整个导电层及所述介电层110时因所述第二金属层123及所述第一金属层121的晶粒生长杂乱、晶粒交界处缝隙过大而导致所述介电层110上形成凸起缺陷。在本实施例中，通过磁控溅射工艺，或者离子化的金属等离子体物理气相沉积工艺形成的所述第一金属层121的晶体取向趋于一致且垂直于所述衬底100表面，使得后续形成于所述第一金属层121及所述第一氮化钛层122上的所述第二金属层123的表面粗糙度小于或者等于0.4nm。

进一步的，如图5所示，在所述第一金属层121上形成第一氮化钛层122。具体的，所述第一金属层121和所述第一氮化钛层122的厚度之和介于之间。若所述第一金属层121的材质选用钽金属，则可以选用钽金属层代替所述第一氮化钛层122。在本实施例中，采用物理气相沉积工艺形成所述第一氮化钛层122，例如，采用磁控溅射工艺形成所述第一氮化钛层122。通过物理气相沉积工艺形成的所述第一氮化钛层122的晶体生长方向趋于一致。

最后，如图6所示，在所述第一氮化钛层122上形成第二金属层123，其中，所述第一金属层121、第一氮化钛层122及第二金属层123构成导电层。具体地，所述第二金属层123的材质为铝，所述第二金属层123的厚度介于3.9um～4.1um之间，因为所述第二金属层123的厚度远远大于所述第一金属层121及所述第一氮化钛层122，所以所述第二金属层123的晶粒生长方向、晶粒交界处缝隙的大小等参数直接影响了后续刻蚀所述导电层及部分厚度的介电层110的均匀性，所以通过磁控溅射工艺，或者离子化的金属等离子体物理气相沉积工艺形成所述第一金属层121不仅保证了自身的晶粒生长方向趋于一致，也保证了所述第二金属层123的晶粒生长方向趋于一致以及晶粒交界处缝隙更小。在本实施例中，采用物理气相沉积工艺形成所述第二金属层123，例如，采用磁控溅射工艺形成所述第二金属层123，通过物理气相沉积工艺形成的所述第二金属层123的晶体生长方向趋于一致，表面粗糙度小。

进一步的，参考图7和图8，图7-图8是本发明实施例的另外两种半导体结构示意图，如图7所示，在本实施例中，在形成所述第二金属层123之后，还可以在所述第二金属层123上形成第二氮化钛层124，其中，所述第一金属层121、第一氮化钛层122、第二金属层123及第二氮化钛层124构成最终的导电层。具体地，所述第二氮化钛层124的厚度介于之间。在本实施例中，采用物理气相沉积工艺形成所述第二氮化钛层124，例如，采用磁控溅射工艺形成所述第二氮化钛层124。通过物理气相沉积工艺形成的所述第二氮化钛层124的晶体生长方向趋于一致。

在本实施例中，如图8所示，在形成所述第二金属层123之后，还可以在所述第二金属层123上依次形成第二氮化钛层124及抗反射层125，其中，所述第一金属层121、第一氮化钛层122、第二金属层123、第二氮化钛层124及所述抗反射层125构成最终的导电层。具体地，在本实施例中，采用化学气相沉积工艺形成所述抗反射层125，所述抗反射层125的厚度介于之间，所述抗反射层125的材质可以选择掺杂氮的二氧化硅，所述抗反射层125能够减小所述导电层的反射率，提高了产品的可靠性。结合图6和图7，所述导电层至少包括：所述第一金属层121、第一氮化钛层122及第二金属层123，所述导电层也可以根据实际情况选择包括所述第一金属层121、第一氮化钛层122、第二金属层123及第二氮化钛层124，或者，包括所述第一金属层121、第一氮化钛层122、第二金属层123、第二氮化钛层124及所述抗反射层125。

综上，本发明提供一种形成导电层的方法，形成导电层的步骤包括：首先在衬底上形成介电层，然后采用物理气相沉积工艺形成第一金属层，接着在所述第一金属层上形成第一氮化钛层，最后在所述第一氮化钛层上形成第二金属层，其中，所述第一金属层、第一氮化钛层及第二金属层构成导电层，通过物理气相沉积工艺形成的第一金属层的晶粒生长方向趋于一致，从而进一步使得所述第一金属层及所述第一氮化钛层上的第二金属层中的晶粒生长方向趋于一致、晶粒交界处缝隙更小、表面粗糙度减小且表面反射率高，从而减小了所述导电层的表面粗糙度，避免了后续刻蚀所述导电层及所述介电层时因所述第一金属层的晶粒生长杂乱导致所述第二金属层的晶粒交界处缝隙过大再从而导致所述介电层上形成凸起缺陷，提高了产品良率。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。