低触发电压、高ESD电路的制作方法

本发明涉及模拟集成电路领域。

背景技术：

模拟集成电路中，为了满足集成电路正常的生产、包装、运输等，ic芯片需要达到一定的esd等级，通常要求达到gjb597b标准中esd等级的2kv及以上。有些特殊器件，在系统应用中，会面临更恶劣的环境，如eos、浪涌突波等，gjb597b标准中2kv的esd等级通常不能满足要求，而要达到iec61000-4-2中15kv的esd等级，为了实现15kvesd等级，常规芯片需要外加tvs或者压敏电阻，才能达到这样的目的。在集成电路中，也可通过集成scr结构实现15kvesd能力。

为了节省系统成本，提高芯片自身的可靠性，用户对芯片的esd等级也提出15kvesd等级要求。在《多功能电能表通信协议》中，就明确要求驱动器和接收器需要达到15kvesd及以上。

在现有的15kvesd器件中，通常在芯片中集成了scr结构，但scr结构的工艺移植性不好、触发电压随工艺变化较大。

技术实现要素：

本发明所要解决的技术问题是：解决scr结构工艺移植性问题，提供一种低触发电压、高esd电路。

本发明解决所述技术问题采用的技术方案是，低触发电压、高esd电路，其特征在于，包括在pad端到接地端之间顺次串联的第一p+掺杂区、第一n+掺杂区、第二p+掺杂区、第二n+掺杂区，第一n+掺杂区与触发结构连接端形成电路连接，触发结构连接端通过第一电阻与pad端连接。

或者，所述第二n+掺杂区通过顺次串联的第三p+掺杂区、第三n+掺杂区、第四p+掺杂区连接到接地端，第四p+掺杂区和接地端直接连接，第三n+掺杂区连接第二触发结构连接端，第二触发结构连接端通过第二电阻和接地端连接。

本发明采用把scr结构的控制端(栅极或基极)引出，连接到触发结构上，通过触发结构来触发scr结构触发，解决了低触发电压和工艺移植问题。

附图说明

图1为现有技术scr结构示意图。

图2为现有技术正负耐压scr结构示意图。

图3为本发明低触发电压、正耐压scr结构的原理图。

图4为本发明低触发电压、正耐压scr结构的一种实现方式的结构图。

图5为本发明低触发电压、正负耐压、scr结构的原理图。

图6为本发明低触发电压、正负耐压、scr结构的一种实现方式的结构图。

图7为本发明低触发电压、正负耐压、scr结构的一种实现方式的结构图。

图8为典型的触发结构的示意图。

具体实施方式

参考图1的两种scr结构，图1(a)为传统的scr结构，触发电压由nwell/p-sub的击穿电压决定，虽然该结构的放电能力较大，但nwell/p-sub在cmos工艺中通常在25v以上，而常规5vmos器件的触发电压为13v左右，使得该结构难以有效保护内部器件。

图1(b)在图1(a)的基础上增加了一个n+trigger有源区，并跨接nwell和p-sub上，使能该scr结构的触发电压降低为n+trigger/p-sub的击穿电压，并可通过调节n+trigger的浓度，实现有效的保护内部mos管。

参考图2的两种scr结构，可实现正负耐压工作，也可实现较高的esd保护。其中图2(a)的触发电压较高，触发电压由pwell/nwell的击穿电压决定。图2(b)的触发电压由n+trigger/pwell决定。

图3为本发明正耐压、低触发电压scr结构的原理图。图3(a)表明该scr结构是有四层pnpn结构、电阻、触发结构组成。具体的说，其示出了一种低触发电压、高esd电路，包括在pad端到接地端之间顺次串联的第一p+掺杂区31、第一n+掺杂区32、第二p+掺杂区33、第二n+掺杂区34，第一n+掺杂区32与触发结构连接端形成电路连接，触发结构连接端通过第一电阻与pad端连接。

图3(b)为正耐压scr结构电路工作原理。当pad承受正高压时，触发结构会先触发并沉电流，并在r上形成ir压降。当ir压降超过vbe时，寄生pnp开启，并形成pad到gnd的大电流，并把npn也开启，从而让scr结构开启。

图4为本发明正耐压、低触发电压scr结构的一个具体实现方式。

图5为本发明正负耐压、低触发电压scr结构的原理图。与正耐压、低触发电压scr结构相似，正负耐压scr结构本质上为两个scr结构堆叠形成，形成二极管的堆叠，从而实现正负耐压。为了降低scr结构的触发电压，所以引入scr结构的触发结构，并连接到scr结构的栅极(并联)，从而产生scr结构工艺移植性好，触发电压低的特点。图5(a)示出了一种低触发电压、高esd电路，所述第二n+掺杂区52通过顺次串联的第三p+掺杂区53、第三n+掺杂区54、第四p+掺杂区55连接到接地端，第四p+掺杂区和接地端直接连接，第三n+掺杂区连接第二触发结构连接端，第二触发结构连接端通过第二电阻和接地端连接。

图5(b)右侧示出了触发结构的的一种示例，为两个二极管，每个二极管为一个触发结构。

图6为本发明正负耐压、低触发电压scr结构的一个具体实施方式的电路图。

图7为本发明正负耐压、低触发电压scr结构的第二个具体实施方式的电路图。

图8为可选用的三种触发结构。加入pwell/hnwell的击穿电压远远大于堆叠器件的击穿电压，则pmos管、nmos管、二极管的堆叠个数，决定了scr结构的触发电压，可表示为vt1＝n*vbr，其中n为堆叠的个数，vbr为单个堆叠器件的击穿电压。

技术特征：

技术总结
低触发电压、高ESD电路，本发明涉及模拟集成电路领域。本发明包括在PAD端到接地端之间顺次串联的第一P+掺杂区、第一N+掺杂区、第二P+掺杂区、第二N+掺杂区，第一N+掺杂区与触发结构连接端形成电路连接，触发结构连接端通过第一电阻与PAD端连接。本发明采用把SCR结构的控制端(栅极或基极)引出，连接到触发结构上，通过触发结构来触发SCR结构触发，解决了低触发电压和工艺移植问题。

技术研发人员：曹小强;李大刚;岑远军;彭萧天
受保护的技术使用者：成都华微电子科技有限公司
技术研发日：2019.06.19
技术公布日：2019.10.18