一种新型的芯片封装结构及其制作方法与流程

本发明涉及半导体封装的技术领域，具体涉及一种新型的芯片封装结构及其制作方法。

背景技术：

随着科技的迅速发展，mosfet、igbt功率模块等功率器件一方面朝着高密度、高性能、高可靠性、低成本的方向发展，另一方面不断向微型化、密间距发展，因此，电子产品在制作工艺上被提出了严苛的要求，尤其是对于芯片封装来说，常规的芯片封装工艺，由于其结构和制作流程较复杂，这对芯片封装之后的散热、导通性提出了越来越高的挑战。传统的半导体键合金线(wiringbonding)以及双面铜clip互联工艺难以满足这些高性能、快速度、小体积、多芯片连接封装以及模块化要求。未来功率半导体封装工艺将向更加优异的片状散出封装技术(plfo)工艺式封装发展。

技术实现要素：

本发明为解决现有技术中存在的芯片封装后结构刚性强度低、散热性差的技术问题，提出一种芯片封装结构简单、电气路径短、封装结构刚性高、散热效果好的新型的芯片封装结构及其制作方法。本发明基于pcb制作流程，目的是提出一种使用双层可分离材料层进行芯片互联流程工艺的技术方案，并使用金属化孔替换传统的半导体键合金线(wiringbonding)工艺。

为实现上述目的，本发明提供一种新型的芯片封装结构，其包括相邻设置的第一芯片本体、第二芯片本体，所述第一芯片本体底面粘接有第一导电胶，所述第二芯片本体顶面粘接有第二导电胶，所述第一导电胶设置在第一导电层上，第二导电层设置在所述第二导电胶上，所述第一导电层、所述第二导电层分别具有第一开口、第二开口，绝缘层填充所述第一芯片本体、所述第二芯片本体、所述第一导电层和所述第二导电层之间的空隙，所述绝缘层具有分别形成在所述第一芯片本体、所述第二芯片本体上以及所述第一导电层、所述第二导电层上的通孔，图案化的顶部金属化层、底部金属化层分别填充所述通孔并覆盖所述第一导电层、所述第二导电层表面，顶部绝缘层、底部绝缘层分别覆盖所述绝缘层、所述图案化的顶部金属化层以及所述图案化的底部金属化层。

优选的，所述第一导电层、所述第二导电层的材料选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物。

优选的，所述顶金属化层、所述底金属化层的材料选自于铜、铝、金、银、其合金及金属填充有机物。

优选的，所述绝缘层、所述顶部绝缘、所述底部绝缘的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。

同时，本发明还提供了一种新型的芯片封装结构的制作方法，包括以下步骤：

s101、提供分别作为补强载体用的第一可分离材料层、第二可分离材料层；

s102、分别在所述第一可分离材料层、所述第二可分离材料层上制作第一导电层、第二导电层；

s103、分别对所述第一导电层、所述第二导电层进行图案化分别形成第一开口、第二开口以露出部分所述第一可分离材料层、所述第二可分离材料层；

s104、分别在制作完成好图案化的所述第一导电层、所述第二导电层上依序粘接第一导电胶、第二导电胶以及第一芯片本体、第二芯片本体；

s105、将制作好的所述第二可分离材料层、所述第二导电层、所述第二导电胶以及所述第二芯片本体倒放过来，并使所述第二可分离材料层与所述第一可分离材料层间隔一定距离相对对齐设置，并使所述第一芯片本体与所述第二芯片本体水平间隔一定距离相邻设置；

s106、通过上下套孔压合方法在所述第一可分离材料层、所述第二可分离材料层、所述第一导电层、所述第二导电层、所述第一导电胶、所述第二导电胶以及所述第一芯片本体、所述第二芯片本体之间的空间内压合绝缘材料以形成绝缘层；

s107、将上下层的所述第一可分离材料层、第二可分离材料层去除，以露出所述第一导电层、所述第二导电层以及所述绝缘层的部分表面，并对去除后的分离界面进行清洗；

s108、分别在覆盖所述第一芯片本体、所述第二芯片本体、所述第一导电层以及所述第二导电层上的所述绝缘层中制作通孔，所述通孔露出所述第一芯片本体、所述第二芯片本体、所述第一导电层以及所述第二导电层；

s109、在贯穿所述绝缘层的所述通孔中填充金属并制作覆盖所述第一导电层、所述第二导电层的顶部金属化层、底部金属层，实现所述第一导电层、所述第二导电层与所述第一芯片本体、所述第二芯片本体的互联；

s110、对所述顶部金属化层以及所述底部金属化层进行图案化处理，以露出部分所述绝缘层；

s111、在完成上述图案化的所述顶部金属化层以及所述底部金属化层、以及所述露出部分所述绝缘层上分别制作顶部绝缘层以及底部绝缘层；

s112、通过切割、测试工艺流程完成芯片嵌入式封装。

优选的，所述s103、s110中的所述图案化通过化学刻蚀或离子刻蚀方法完成。

优选的，所述s108中通过激光钻孔或化学腐蚀的方法制作所述通孔。

优选的所述s109所述顶部金属化层90以及所述底部金属化层91可通过金属化学沉积、金属化学电镀或涂布填充金属有机物方法制作。

优选的，所述第一导电层、所述第二导电层的材料选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物。

优选的，所述顶金属化层、所述底金属化层的材料选自于铜、铝、金、银、其合金及金属填充有机物。

优选的，所述绝缘层、所述顶部绝缘、所述底部绝缘的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。

附图说明

图1是本发明实施例1提供的新型的芯片封装结构的截面图。

图2-12是本发明实施例2提供的新型的芯片封装结构的制作方法的步骤示意图。

图中：10为第一可分离材料层，11为第二可分离材料层，20为第一导电层，21为第二导电层，40为第一导电胶，41为第二导电胶，42为第一芯片本体，43为第二芯片本体，60为绝缘层，90为顶部金属化层，91为底部金属化层，110为顶部绝缘层，111为底部绝缘层

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。

鉴于现有技术中存在的芯片封装后结构刚性强度低、散热性差的技术问题，提出一种芯片封装结构简单、电气路径短、封装结构刚性高、散热效果好的新型的芯片封装结构及其制作方法。以下结合附图对本发明进行详细说明。

实施例1

本实施例提供一种新型的芯片封装结构，如图1所示，包括相邻设置的第一芯片本体42、第二芯片本体43，所述第一芯片本体42底面粘接有第一导电胶40，所述第二芯片本体43顶面粘接有第二导电胶41，所述第一导电胶40设置在第一导电层20上，第二导电层21设置在所述第二导电胶41上，所述第一导电层20、所述第二导电层21分别具有第一开口、第二开口，绝缘层60填充所述第一芯片本体42、所述第二芯片本体43、所述第一导电层20和所述第二导电层21之间的空隙，所述绝缘层60具有分别形成在所述第一芯片本体42、所述第二芯片本体43上以及所述第一导电层20、所述第二导电层21上的通孔，图案化的顶部金属化层90、底部金属化层91分别填充所述通孔并覆盖所述第一导电层20、所述第二导电层21表面，顶部绝缘层110、底部绝缘层11分别覆盖所述绝缘层60、所述图案化的顶部金属化层90以及所述图案化的底部金属化层91。

在一些优选的实施例中，所述第一导电层20、所述第二导电层21的材料选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物；在另一些优选实施例中，所述顶金属化层90、所述底金属化层91的材料选自于铜、铝、金、银、其合金及金属填充有机物。

在一些优选的实施例中，所述绝缘层50、所述顶部绝缘100、所述底部绝缘101的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。

实施例2

本实施例提供一种新型的芯片封装结构的制作方法，如图2-12所示，包括以下步骤：

s101、提供分别作为补强载体用的第一可分离材料层10、第二可分离材料层11，如图2所示；

s102、分别在所述第一可分离材料层10、所述第二可分离材料层11上制作第一导电层20、第二导电层21，如图3所示；

s103、分别对所述第一导电层20、所述第二导电层21进行图案化分别形成第一开口、第二开口以露出部分所述第一可分离材料层10、所述第二可分离材料层11，如图4所示；

s104、分别在制作完成好图案化的所述第一导电层20、所述第二导电层21上依序粘接第一导电胶40、第二导电胶41以及第一芯片本体42、第二芯片本体43，如图5所示；

s105、将制作好的所述第二可分离材料层11、所述第二导电层21、所述第二导电胶41以及所述第二芯片本体43倒放过来，并使所述第二可分离材料层11与所述第一可分离材料层10间隔一定距离相对对齐设置，并使所述第一芯片本体42与所述第二芯片本体43水平间隔一定距离相邻设置，如图6所示；

s106、通过上下套孔压合方法在所述第一可分离材料层10、所述第二可分离材料层11、所述第一导电层20、所述第二导电层21、所述第一导电胶40、所述第二导电胶41以及所述第一芯片本体42、所述第二芯片本体43之间的空间内压合绝缘材料以形成绝缘层60，如图7所示；

s107、将上下层的所述第一可分离材料层10、第二可分离材料层11去除，以露出所述第一导电层20、所述第二导电层21以及所述绝缘层60的部分表面，并对去除后的分离界面进行清洗，如图8所示；

s108、分别在覆盖所述第一芯片本体42、所述第二芯片本体43、所述第一导电层20以及所述第二导电层21上的所述绝缘层60中制作通孔，所述通孔露出所述第一芯片本体42、所述第二芯片本体43、所述第一导电层20以及所述第二导电层21，如图9所示；

s109、在贯穿所述绝缘层60的所述通孔中填充金属并制作覆盖所述第一导电层20、所述第二导电层21的顶部金属化层90、底部金属层91，实现所述第一导电层20、所述第二导电层21与所述第一芯片本体42、所述第二芯片本体43的互联，如图10所示；

s110、对所述顶部金属化层90以及所述底部金属化层91进行图案化处理，以露出部分所述绝缘层60，如图11所示；

s111、在完成上述图案化的所述顶部金属化层90以及所述底部金属化层91、以及所述露出部分所述绝缘层60上分别制作顶部绝缘层110以及底部绝缘层111，如图12所示；

s112、通过切割、测试工艺流程完成芯片嵌入式封装。

具体地，所述s103、s110中的所述图案化通过化学刻蚀或离子刻蚀方法完成。

具体地，所述s108中通过激光钻孔或化学腐蚀的方法制作所述通孔。

具体地，所述s109所述顶部金属化层(90)以及所述底部金属化层(91)可通过金属化学沉积、金属化学电镀或涂布填充金属有机物方法制作。具体地，所述第一导电层20、所述第二导电层21的材料选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物。

具体地，所述顶金属化层90、所述底金属化层91的材料选自于铜、铝、金、银、其合金及金属填充有机物。

具体地，所述绝缘层60、所述顶部绝缘110、所述底部绝缘111的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。

本发明的实施例1-2提供的新型的芯片封装结构，具有以下有益效果：

(1)本发明的新型的芯片封装结构，采用铜互联及布线，与传统工艺结构相比，电气路径短、散热路径短，具有优异的低阻特性及散热效果，可以实现小型化、轻薄化的技术效果；

(2)本发明的新型的芯片封装结构的制作方法，通过采用双层分离材料层，可以同时实现芯片上下双层封装，具有灵活的互联特性；

(3)本发明的新型的芯片封装结构的制作方法，其整个工艺过程完全与pcb设备及工艺兼容，该技术方案可实现双面散热，具有更优秀的电气特性以及散热性能；

(4)本发明的新型的芯片封装结构适用于mosfet、igbt、功率模块、芯片嵌入pcb等应用领域。

以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。