一种低导通电阻高耐压能力的宽禁带半导体整流器件的制作方法

本发明涉及一种整流二极管，具体而言是一种低导通电阻高耐压能力的宽禁带半导体整流器件。

背景技术：

第三代半导体材料主要以碳化硅、氮化镓、金刚石、氮化铝为代表的宽禁带半导体材料。在功率电子器件方面，对碳化硅和氮化镓研究得比较成熟，是目前半导体材料和器件研究领域中的热点。其中，氮化镓具有许多优良的电学特性，如：宽禁带使氮化镓材料能够承受更高的工作温度、具有更大的临界击穿电场，更大的临界击穿电场意味着器件能够承受更高的工作电压。并且，作为氮化镓基异质结材料中的主要结构代表，氮化铝镓/氮化镓形成二维电子气，使之具有高电子迁移率的优良特性。氮化镓是用来制造高频、高压大功率半导体器件的优良材料。

目前，常见的整流器件主要有pn结二极管和肖特基二极管，以及新型结构jbs与tmbs。常见的肖特基二极管相对于pn结二极管而言，由于其正向开启电压主要由肖特基接触形成的金半接触所决定而较低，这能够有效降低开关功率损耗。常规的沟槽式肖特基二极管结构如图1所示，主要包括第一金属电极、重掺杂第一类型导电层、轻掺杂第一导电类型导电层，等间隔形成于轻掺杂第一导电类型导电层中的多沟槽结构，深沟槽结构槽底的第二导电类型区，位于轻掺杂第一导电类型导电层上方的第二金属电极。

常规的平面肖特基二极管由于金半接触而能够有效的降低器件的正向导通压降，但同时也导致了反向漏电流较大、反向耐压低等问题，目前常在其结构中加入沟槽mos结构，利用mos电容产生的耗尽层夹断肖特基势垒区，将肖特基势垒区的反向电场引入器件内部，以降低反向漏电流，提高肖特基的抗反向电压能力。但是，沟槽结构占用了可导电表面积，这使得器件存在正向导通压降偏大的问题；同时，由于沟槽结构将肖特基势垒区的反向电场引入器件内部，这使得沟槽底部拐角部分成为易击穿区，是限制器件耐压能力的一个重要因素；一般通过调节肖特基势垒性能来调节肖特基整流器件的另外一个重要参数正向压降，希望该参数越小越好，但这种方法较为困难。因此，利用各种有效方法降低沟槽栅肖特基整流器的导通电阻、提升耐压能力成为最亟需解决的问题。

技术实现要素：

本发明就是针对上述问题，提出了一种改进的异质结半导体整流器件，降低正向导通电阻，改善其高耐压能力。

本发明采用的技术方案如下：

一种低导通电阻高耐压能力的宽禁带半导体整流器件，包括：第一金属电极,位于第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内设有深沟槽结构，在所述深沟槽结构槽底设有第二导电类型区且所述第二导电类型区横向尺寸大于深槽槽宽、第二导电类型区完全覆盖槽底拐角，在所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极，在深沟槽结构之间及其外侧设有电子导电沟道结构，所述深沟槽结构及电子导电沟道结构相互平行且间隔相等，所述电子导电沟道结构为浅沟槽结构且包括沟槽内壁上的高电子迁移率层和填充在所述沟槽中的绝缘介质，所述电子导电沟道结构中高电子迁移率层为包含石墨烯且不仅限于石墨烯的二维电子材料或氮化铝镓材料的一种。

进一步，第一金属电极与重掺杂第一导电类型导电层形成欧姆接触，所述第二金属电极与下侧氮化铝镓层形成肖特基接触，与深沟槽结构的导电金属互连导通。

进一步，电子导电沟道结构外侧高电子迁移率层形成二维电子电流沟道。

与现有器件相比，本发明具有如下优点：

(1)器件导通电阻减小。传统沟道mos肖特基二极管整流器结构的半导体器件，其工作在正向导通的状态下，仅依靠沟槽之间的金-半接触界面传输电流，该电流流向路径如图2中箭头8a所示；本发明中的整流器件通过在相邻两深沟槽结构的之间增设电子导电沟道结构，该电子导电沟道结构由高电子迁移率层6b与轻掺杂第一导电类型导电层3形成电子导电沟道，提供了高电子迁移正向导电路径，该正向导电路径为电子从阴极金属经过第一导电类型导电层，然后经过增设的电子导电沟道结构，最后流入阳极金属，如图2中8b所示箭头即为高电子迁移正向导电路径。由于该导电沟道结构具有高电子迁移率的特性，使得器件正向导通时有更多的电子电流流过，这有效降低了正向导通电阻，减小了器件功率损耗。

同时，该电子导电沟槽结构与第二导电类型区4的结合，可消除该电子导电沟道结构致使反向漏电流增大的影响。

(2)器件耐压能力提高。传统沟道mos肖特基二极管整流器结构的半导体器件，其工作在反向偏压的状态下，深沟槽结构与轻掺杂第一导电类型导电层形成的mos结构在轻掺杂第一导电类型导电层中形成耗尽，使得器件具有耐压能力，该耗尽区域如图3区域9所示。而此新型复合型沟槽二极管整流器结构在深沟槽结构外壁增加了氮化铝镓材料，该材料有效的提高深沟槽侧壁晶格质量，并且该材料的临界击穿电场高于氮化镓，这使得器件的耐压能力得到进一步提升。

(3)工艺兼容性高。在沟槽中可以直接淀积高电子迁移率层或者氮化铝镓材料，无需采用额外复杂的工艺。

附图说明

图1是传统沟槽栅结构肖特基整流器件结构图；

图2是本发明提出的低导通电阻高耐压能力的宽禁带半导体整流器件正向导通示意图，图中8a为传统沟道mos肖特基二极管整流器结构的半导体器件电流正向导通路径，图中8b为本发明中的整流器件增设的高电子迁移正向导电路径；

图3是本发明提出的低导通电阻高耐压能力的宽禁带半导体整流器件结构图,图中8为器件反向截至时耗尽区域；

图4是根据一种实施案例包括电子导电沟道结构的高电子迁移层为二维材料石墨烯的低导通电阻高耐压能力的异质结半导体整流器件结构图；

图5是根据一种实施案例包括电子导电沟道结构的高电子迁移层为氮化铝镓材料的低导通电阻高耐压能力的异质结半导体整流器件结构图；

图6是本发明提出的低导通电阻高耐压能力的宽禁带半导体整流器件与传统沟槽型结构肖特基整流器件的正向特性曲线仿真结果；可以看出本发明器件导通电阻降低，电流传输能力增强。

图7是本发明提出的低导通电阻高耐压能力的宽禁带半导体整流器件与传统沟槽型结构肖特基整流器件的正向特性曲线仿真结果；可以看出本发明器件击穿电压提升，耐压能力增强。

具体实施方式

一种低导通电阻高耐压能力的宽禁带半导体整流器件，包括：第一金属电极1,位于第一金属电极1上依次设有重掺杂第一导电类型导电层2和轻掺杂第一导电类型导电层3，在所述轻掺杂第一导电类型导电层3内设有深沟槽结构5，在所述轻掺杂第一导电类型导电层3上表面设有上设有第二金属电极7，在深沟槽结构5之间及其外侧设有电子导电沟道结构6，所述深沟槽结构5及电子导电沟道结构6相互平行且间隔相等，所述电子导电沟道结构6为浅沟槽结构且包括沟槽内壁上的高电子迁移率层6b和填充在所述沟槽中的绝缘介质6a。在本实施例中,

所述电子导电沟道结构6中高电子迁移率层6b为石墨烯二维电子材料层，或者，所述电子导电沟道结构6中的高电子迁移率层6b是氮化铝镓材料层，且所述氮化铝镓材料中铝组分的质量百分比含量介于10％～20％，其厚度为10～20nm。

在所述深沟槽结构5沟槽内设有介质层5b和填充在所述介质层5b内的导电材料5a；在介质层5b的外部包覆有氮化铝镓层5c，氮化铝镓层5c的厚度介于1～10um且所述氮化铝镓材料中铝组分的质量百分比含量介于1％～5％。所述电子导电沟道结构6深度为所述深沟槽结构5深度的1/10～2/5，所述电子导电沟道结构6的最大宽度为相邻两个深沟槽结构5之间最大宽度的10％～50％。深沟槽结构5的下方设有第二导电类型区4且所述第二导电类型区4横向尺寸大于深沟槽结构5槽底宽度，即第二导电类型区4完全覆盖槽底拐角。

第一导电类型导电层材料为氮化镓，第一导电类型为n型，第二导电类型为p型，第一金属电极1为金属阴极，第二金属电极7为金属阳极，其中所述第一金属电极1、第二金属电极7为钛、氮化钛、铝、铜、银等中的一种或者多种。以下结合说明书附图，对本发明作详细说明。

实施例1：

参考图5示出了包括电子导电沟道结构外围为氮化铝镓材料的低导通电阻高耐压能力的异质结半导体整流器件结构图，本例器件包括：第一金属电极1,位于第一金属电极1上依次设有重掺杂第一导电类型导电层2和轻掺杂第一导电类型导电层3，所述轻掺杂第一导电类型导电层3内设有深沟槽结构5，所述深沟槽结构5槽底设有第二导电类型区4且所述第二导电类型区4横向尺寸大于深槽槽宽、第二导电类型区4完全覆盖槽底拐角，在所述轻掺杂第一导电类型导电层3上表面设有上设有第二金属电极7，在深沟槽结构之间及其外侧设有电子导电沟道结构6，所述深沟槽结构5及电子导电沟道结构6相互平行且间隔相等，所述电子导电沟道结构6为浅沟槽结构且包括沟槽内壁上的高电子迁移率层6b和填充在所述沟槽中的绝缘介质6a，其特征在于，所述电子导电沟道结构中高电子迁移率层为包含石墨烯且不仅限于石墨烯的二维电子材料或氮化铝镓材料的一种。

本实施例中，在反向偏压状态下，深沟槽结构5与轻掺杂第一导电类型导电层3形成的mos电容以及第二导电类型层4与轻掺杂第一导电类型导电层3形成的pn结共同作用下，耗尽势垒层产生阻断电流的流通。并且，增设的深沟槽结构5外壁的氮化铝镓层5c可以提高器件的临界耐压值；

本实施例中，在器件工作在正向导通状态下，由于增设了电子导电沟道结构，增加了正向导通路径。该正向导通路径为电子从阴极金属经过第一导电类型导电层，然后经过增设的电子导电沟道结构，最后流入阳极金属。由于该导电沟道结构具有高电子迁移率的特性，使得器件正向导通时有更多的电子电流流过，这有效地降低正向导通电阻，减小器件的功率损耗。

实施例2：

参考图6，与实施例1相比，本例将所述电子导电沟道结构6外围高电子迁移率层6b材料由二维电子材料换为氮化铝镓。

本实施例中，当整流器件工作在正向导通状态下时，由于增设了电子导电沟道结构，增加了正向导通路径。该正向导通路径为电子从阴极金属经过第一导电类型导电层，然后经过增设的电子导电沟道结构，最后流入阳极金属。由于该电子导电沟道结构外侧的氮化铝镓与轻掺杂第一导电层发生压电极化反应，产生二维电子气导电通道。二维电子气具有高电子密度、高电子迁移率，使得器件正向导通时电阻大大降低，有效的减小了器件的静态功耗；同时，由于深沟槽结构最外侧的氮化铝镓层较高的临界击穿电压而能够具有更高的反向耐压值。

本发明采用如下方法来制备：

第一步：采用淀积工艺，在硅衬底的表面依次生长重掺杂第一导电类型导电层1，轻掺杂第一导电类型导电层2；

第二步：采用光刻工艺，在轻掺杂第一导电类型导电层2中分别刻蚀深槽与浅槽形成深沟槽和浅沟槽；

第三步：采用掺杂和淀积工艺，在轻掺杂第一导电类型导电层2中的深沟槽底部注入硼离子形成p型氮化镓掺杂,然后在深槽侧壁依次淀积形成氮化铝镓层、介质层；最后淀积形成金属填充；同样在浅沟槽侧壁淀积形成高电子迁移率层，之后再淀积填充绝缘介质。

第四步：采用淀积和刻蚀工艺，在器件表面淀积一层氮化铝镓层，将深沟槽结构以及电子沟道区上方氮化铝镓刻蚀掉。

第四步：采用淀积和刻蚀工艺，在器件表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第二阴极金属。

第五步：采用刻蚀和淀积工艺，将硅衬底刻蚀掉，再在器件下表面淀积一层金属层，刻蚀出电极接触区引出电极，形成第一阴极金属，最后进行钝化处理。