一种阵列基板及其制造方法与流程

本发明涉及显示面板的技术领域，尤其涉及一种阵列基板及其制造方法。

背景技术：

扩散是一种物理现象，扩散是因为分子受到热运动的驱动而使物质由浓度高的地方移向浓度低的地方。扩散可以发生在任何时间和任何地方，如：香水在空气中扩散；糖和盐在溶液中扩散。扩散的发生需要的条件：浓度差。热扩散是最早使用也是最简单的掺杂工艺，主要用于硅(si)工艺，利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。

其中，扩散是一种等向过程，因此掺杂物总是会扩散到遮蔽氧化层底下的部分，即产生横向扩散，如图1所示，一般横向扩散量约(0.75～0.85)*xj，其中xj为纵向结深。

图2和图3所示为现有阵列基板的结构示意图，其采用离子注入扩散方式使金属氧化物导体化充当像素电极。阵列基板的制造步骤为：第一步：在基板10上形成图案化的栅极20；第二步：形成覆盖栅极20的栅极绝缘层30；第三：形成金属氧化物材料层，金属氧化物材料层包括作为半导体层的金属氧化半导体层41和作为像素电极的像素电极前体42；第四步：形成分别与金属氧化半导体层41接触的源极51和漏极52，其中漏极52与像素电极前体42接触；第五步：沉积第一绝缘层60，对第一绝缘层60进行刻蚀使得漏极52上方的第一绝缘层60的边缘未搭接在像素电极前体42上；第六步：离子注入使得像素电极前体42进行导体化处理并形成像素电极70；第七步：形成第二绝缘层80和公共电极90。；pas2/com形成。

由于漏极52和栅极20之间寄生电容较大，且无有机绝缘膜层，开口率较小；tft晶体管的沟道l，因为曝光机分辨率有限而受到限制(分辨率≥2um)。

故，有必要设计一种新的阵列基板。

技术实现要素：

本发明的目的在于提供一种解决寄生电容较大、开口率较大的阵列基板及其制造方法。

本发明提供一种阵列基板的制造方法，包括如下步骤：

s1：形成图案化的栅极；

s2：首先，形成覆盖栅极的栅极绝缘层；然后形成位于栅极绝缘层上的金属氧化物材料层，对金属氧化物材料层进行刻蚀形成位于栅极上方的金属氧化物半导体层、像素电极前体以及位于金属氧化物半导体层和像素电极前体之间的半导体连接体；

s3：形成图案化且与金属氧化物半导体层接触的源极；

s4：沉积第一绝缘层，对第一绝缘层进行刻蚀使得第一绝缘层在像素电极前体和半导体连接体开设开槽；

s5：离子注入使得像素电极前体和半导体连接体进行导体化处理并分别形成像素电极和连接电极；

s6：沉积第二绝缘层；

s7：形成公共电极。

优选地，步骤s5中，离子为氢离子或氩离子。

优选地，步骤s6中，还包括对第二绝缘层进行刻蚀形成位于栅极上的第一接触孔和位于源极上的第二接触孔；步骤s7中，还包括公共电极在像素区域具有狭缝，公共电极在端子区通过第一接触孔与栅极连接、通过第二接触孔与源极连接。

优选地，所述栅极和源极均由底层为钛、上层为铜形成；或者底层为钼和铌合金材料、上层为铜形成。

优选地，栅极绝缘层的形成材料为底层为sinx、上层为sio2。

优选地，第一绝缘层的材料为sio2。

优选地，第二绝缘层的材料为sinx。

本发明还提供一种阵列基板，其包括纵横交错的数据线和扫描线、位于数据线和扫描线交叉处的薄膜晶体管、由数据线和扫描线交错限定的像素区域、位于像素区域内的像素电极；薄膜晶体管包括与扫描线连接的栅极、与数据线连接的源极、与像素电极连接且与像素电极的材料相同的连接电极以及金属氧化物半导体层，其中，源极与金属氧化物半导体层接触，源极和连接电极分别位于金属氧化物半导体层的两侧，连接电极连接金属氧化物半导体层和像素电极。

优选地，所述连接电极和像素电极均由离子注入形成。

优选地，所述连接电极在离子注入之前为半导体连接体，所述像素电极在离子注入之前为像素电极前体，所述半导体连接体、像素电极前体和金属氧化物半导体层同时形成，，所述半导体连接体连接在所述像素电极前体和金属氧化物半导体层之间。

本发明阵列基板具有三个优点：第一，薄膜晶体管的沟道长度l不受曝光机的分辨率限制，而是由第一绝缘层和源极之间的对准精度决定沟道长度l的大小；第二，随着l缩小，栅极的宽度也跟着缩小，于是彩膜基板的黑矩阵在遮光区域会减小，透光区域会变大，从而开口率提高；第三，由于没有漏极，遮光区域减小，开口率增大。

附图说明

图1为现有横向扩散的示意图；

图2和图3为现有阵列基板的结构示意图；

图4至图10分别为本发明阵列基板制造步骤的结构示意图；

图11为图10和图3对比的结构示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

本发明揭示一种阵列基板的制造方法，包括如下步骤：

s1：如图4所示，在基板10上形成图案化的栅极20和与栅极20连接的扫描线(图未示)；

其中，栅极20由底层为钛、上层为铜形成；或者底层为钼和铌合金材料、上层为铜形成。

s2：如图5所示，首先，形成覆盖栅极20的栅极绝缘层30；然后形成位于栅极绝缘层30上的金属氧化物材料层40，对金属氧化物材料层40进行刻蚀形成位于栅极20上方的金属氧化物半导体层41、像素电极前体42以及位于金属氧化物半导体层41和像素电极前体42之间的半导体连接体43；

其中，金属氧化物半导体层41位于栅极20的上方，像素电极前体42位于预定像素电极的位置，半导体连接体43位于漏极所在的位置。栅极绝缘层30的形成材料为底层为sinx、上层为sio2。

s3：如图6所示，采用金属材料形成图案化且与金属氧化物半导体层41接触的源极50以及与源极50连接的数据线(图未示)；

其中，源极50由底层为钛、上层为铜形成；或者底层为钼和铌合金金属、上层为铜形成。

s4：如图7所示，沉积第一绝缘层60，对第一绝缘层60进行刻蚀使得第一绝缘层60在像素电极前体42和半导体连接体43上开设开槽61；

其中，第一绝缘层60的材料为sio2。

s5：如图8所示，离子注入使得未被第一绝缘层60覆盖的像素电极前体42和半导体连接体43进行导体化处理并分别形成像素电极70和连接电极71；

其中，离子为氢离子或氩离子。连接电极71实际相当于漏极，通过连接电极71连接金属氧化物半导体层41和像素电极70。

s6：如图9所示，沉积第二绝缘层80，对第二绝缘层80进行刻蚀形成位于栅极20上的第一接触孔(图未示)和位于源极50上的第二接触孔(图未示)；

其中，第二绝缘层80的材料为sinx。

s7：如图10所示，形成公共电极90，其中，公共电极90在像素区域具有狭缝，公共电极90在端子区通过第一接触孔与栅极连接、通过第二接触孔与源极50连接。

其中，金属氧化物材料层40为igzo和izo等半导体透明材质。

通过上述方法形成的阵列基板，首先，金属氧化物半导体层41形成时，像素电极前体42和金属氧化物半导体层41连接；其次，没有设置漏极，而是通过在金属氧化物半导体层41和像素电极前体42之间的半导体连接体43作为漏极。

本发明阵列基板，其包括纵横交错的数据线和扫描线、位于数据线和扫描线交叉处的薄膜晶体管、由数据线和扫描线交错限定的像素区域、位于像素区域内的像素电极70；其中，薄膜晶体管包括与扫描线连接的栅极20、与数据线连接的源极50、与像素电极70连接且像素电极70的材料相同的连接电极71以及位于栅极20上方的金属氧化物半导体层41，其中，源极50与金属氧化物半导体层41接触，源极50和连接电极70分别位于金属氧化物半导体层41的两侧，连接电极71连接金属氧化物半导体层41和像素电极70。

本发明阵列基板与现有技术图3所示的阵列基板进行对比，如图11所示，具有三个优点：第一，薄膜晶体管的沟道长度l(线距，如图11所示的标号1)不受曝光机的分辨率限制，而是由第一绝缘层60和源极50之间的对准精度决定沟道长度l的大小(<2微米)；第二，随着l缩小，栅极20的宽度也跟着缩小，于是彩膜基板的黑矩阵在遮光区域(如图11所示的标号2)会减小，透光区域会变大，从而开口率提高；第三，由于没有漏极，遮光区域减小，开口率增大(如图11所示的标号3)。

以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。