半导体结构及其形成方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(sce：short-channel effects)更容易发生。
3.因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且finfet相对于其他器件，与现有集成电路制造具有更好的兼容性。


技术实现要素：

4.本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高栅氧化层的形成质量。
5.为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；采用等离子体增强原子层沉积工艺，在所述鳍部的顶部和侧壁、以及所述衬底表面形成第一氧化层，形成第一氧化层的等离子体增强原子层沉积工艺采用的输出功率为第一功率；采用等离子体增强原子层沉积工艺，在所述第一氧化层上形成第二氧化层，形成第二氧化层的等离子体增强原子层沉积工艺采用的输出功率为第二功率，所述第二功率大于所述第一功率，所述第二氧化层与所述第一氧化层用于构成栅氧化层。
6.可选的，所述半导体结构的形成方法还包括：在形成所述第一氧化层后，在所述第一氧化层上形成第二氧化层之前，对所述第一氧化层进行第一紫外线照射处理，适于提高所述第一氧化层的致密度。
7.可选的，其特征在于，所述半导体结构的形成方法还包括：在形成所述第一氧化层后，在所述第一氧化层上形成第二氧化层之前，对所述第一氧化层进行微波处理，适于提高所述第一氧化层的致密度。
8.可选的，所述第一功率为50w至200w。
9.可选的，所述第二功率为300w至500w。
10.可选的，所述第一氧化层的厚度为至
11.可选的，所述第一紫外线照射处理的工艺参数包括：温度为0℃至100℃，照射时间为1min至120min。
12.可选的，形成所述第二氧化层的步骤中，所述第二氧化层的厚度为至
13.可选的，在形成所述第二氧化层后，所述半导体结构的形成方法还包括：对所述第二氧化层进行第二紫外线照射处理，适于提高所述第二氧化层的致密度。
14.可选的，在含氧气体氛围中，对所述第二氧化层进行第二紫外线照射处理；或者，在进行所述第二紫外线照射处理后，所述半导体结构的形成方法还包括：在含氧气体氛围中，对所述第二氧化层进行第二等离子体处理。
15.可选的，所述第二紫外线照射处理的工艺参数包括：温度为0℃至100℃，照射时间为1min至120min。
16.可选的，在含氧气体氛围中，对所述第二氧化层进行第二紫外线照射处理，所述含氧气体为氧气，氧气的气体流量为0sccm至500sccm。
17.可选的，所述第一氧化层的材料包括氧化硅。
18.可选的，所述第二氧化层的材料包括氧化硅。
19.相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括衬底以及凸出于所述衬底的鳍部；第一氧化层，位于所述鳍部的顶部和侧壁、以及所述衬底表面，所述第一氧化层通过等离子体增强原子层沉积工艺形成，形成第一氧化层的等离子体增强原子层沉积工艺采用的输出功率为第一功率；第二氧化层，位于所述第一氧化层上，所述第二氧化层通过等离子体增强原子层沉积工艺形成，形成第二氧化层的等离子体增强原子层沉积工艺采用的输出功率为第二功率，所述第二功率大于所述第一功率，所述第二氧化层与第一氧化层构成栅氧化层。
20.可选的，所述第一氧化层的厚度为至
21.可选的，所述第二氧化层的厚度为至
22.可选的，所述第一氧化层的材料包括氧化硅。
23.可选的，所述第二氧化层的材料包括氧化硅。
24.与现有技术相比，本发明实施例的技术方案具有以下优点：
25.本发明实施例的半导体结构的形成方法中，所述第一氧化层和第二氧化层均通过等离子体增强原子层沉积工艺形成，所述第一氧化层和第二氧化层的生长方式相同，从而使得所述第一氧化层和第二氧化层材料的性质(例如：内部应力、致密度等)较为接近，所述第一氧化层和第二氧化层之间的粘附性较好、界面缺陷较少，从而有利于提高所述栅氧化层的形成质量，进而有利于提高栅氧化层的电学性能，相应优化了半导体结构的性能。
26.此外，形成第一氧化层的等离子体增强原子层沉积工艺采用的输出功率为第一功率，形成第二氧化层的等离子体增强原子层沉积工艺采用的输出功率为第二功率，所述第二功率大于所述第一功率，本发明实施例通过先采用较低的输出功率形成第一氧化层，再采用较高的输出功率形成第二氧化层，形成第一氧化层时对鳍部的消耗较少，且所述第一氧化层能够对形成第二氧化层时采用的含氧气体起到阻挡作用，从而能够采用较大的输出功率形成第二氧化层，有利于提高第二氧化层的形成质量，且对鳍部产生的损耗小，进而有利于减小对鳍部的消耗、以及对鳍部的尺寸进行精确控制。
27.可选方案中，通过在形成第二氧化层之前，还对第一氧化层进行第一紫外线照射处理，适于提高所述第一氧化层的致密度，这不仅有利于提高第一氧化层的形成质量，而且第一氧化层的致密度较高还有利于提高所述第一氧化层在形成第二氧化层时对含氧气体的阻挡作用，从而有利于进一步防止对鳍部产生消耗、减小鳍部的损失，进而有利于对鳍部的尺寸进行精确控制。
附图说明
28.图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
29.图4至图8是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
30.图9是采用本发明实施例的方法形成的半导体结构的tddb韦布尔分布曲线图；
31.图10是单位时间内湿法刻蚀工艺对采用本发明实施例的方法形成的栅氧化层的刻蚀速率；
32.图11是采用本发明实施例的形成方法形成的鳍部和栅氧化层的局部结构示意图以及对鳍部产生的消耗量。
具体实施方式
33.目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
34.参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
35.参考图1，提供基底，所述基底包括衬底1以及凸出于所述衬底1的鳍部2。
36.参考图2，采用热氧化生长工艺，使所述鳍部2的顶部和侧壁、以及所述衬底1表面的部分厚度材料转化成第一氧化层3。
37.参考图3，采用等离子体增强原子层沉积工艺，在所述第一氧化层3上形成第二氧化层4，所述第二氧化层4与所述第一氧化层3构成栅氧化层5。
38.所述半导体结构的形成方法中，所述第一氧化层3通过热氧化生长工艺形成，热氧化生长工艺形成的第一氧化层3材料的致密度高、杂质缺陷少，有利于提高栅氧化层5薄膜的质量；所述第二氧化层4通过等离子体增强原子层沉积工艺形成，有利于减小对鳍部2的消耗。
39.但是，第一氧化层3和第二氧化层4的形成工艺不同，第一氧化层3和第二氧化层4的材料的特性也不同，例如：致密度、内部应力等，这容易导致所述第一氧化层3和第二氧化层4的界面处存在着界面缺陷，导致所述栅氧化层5的形成质量不佳，进而容易影响栅氧化层5的电学性能，例如：绝缘性能、耐击穿性能等，导致器件的性能不佳。
40.为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；采用等离子体增强原子层沉积工艺，在所述鳍部的顶部和侧壁、以及所述衬底表面形成第一氧化层，形成第一氧化层的等离子体增强原子层沉积工艺采用的输出功率为第一功率；采用等离子体增强原子层沉积工艺，在所述第一氧化层上形成第二氧化层，形成第二氧化层的等离子体增强原子层沉积工艺采用的输出功率为第二功率，所述第二功率大于所述第一功率，所述第二氧化层与所述第一氧化层用于构成栅氧化层。
41.本发明实施例的半导体结构的形成方法中，所述第一氧化层和第二氧化层均通过等离子体增强原子层沉积工艺形成，所述第一氧化层和第二氧化层的生长方式相同，从而使得所述第一氧化层和第二氧化层材料的性质(例如：内部应力、致密度等)较为接近，所述第一氧化层和第二氧化层之间的粘附性较好、界面缺陷较少，从而有利于提高所述栅氧化层的形成质量，进而有利于提高栅氧化层的电学性能，相应优化了半导体结构的性能。
42.为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
43.图4至图8是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
44.参考图4，提供基底，所述基底包括衬底100以及凸出于所述衬底100的鳍部110。
45.所述衬底100为工艺制程提供工艺平台。
46.本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
47.所述鳍部110用于提供鳍式场效应晶体管(finfet)工作时的导电沟道。
48.本实施例中，所述鳍部110的材料与所述衬底100的材料相同，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，所述鳍部的材料也可以与所述衬底的材料不同。
49.参考图5，采用等离子体增强原子层沉积工艺，在所述鳍部110的顶部和侧壁、以及所述衬底100表面形成第一氧化层120，形成第一氧化层120的等离子体增强原子层沉积工艺采用的输出功率为第一功率。
50.所述第一氧化层120用于形成栅氧化层。
51.本实施例中，所述第一氧化层120的材料为氧化硅。氧化硅为半导体工艺中常用的栅氧化层材料，有利于提高工艺兼容性。
52.本实施例中，采用原子层沉积工艺形成第一氧化层120。原子层沉积工艺是基于原子层沉积过程的自限制(self-limiting)反应过程，沉积所得薄膜可以达到单层原子的厚度，因为原子层沉积工艺在每个周期内可精确地沉积一个原子层，所以选用原子层沉积工艺有利于对第一氧化层120的厚度进行精确控制并且使得第一氧化层120的厚度较小以满足工艺要求，此外，通过ald工艺制备的薄膜具有结合强度好、膜层厚度一致、成分均匀性好、保形性好等的特点，有利于提高所述第一氧化层120的厚度均一性和薄膜质量。
53.具体地，采用等离子体增强原子层沉积(plasma enhanced atomic layer deposition，peald)工艺，形成所述第一氧化层120。通过选用等离子体增强原子层沉积工艺，有利于进一步减小对所述鳍部110产生的消耗。
54.形成所述第一氧化层120的等离子体增强原子层沉积工艺采用的输出功率为第一功率。所述第一功率不宜过大，输出功率用于控制等离子体带有的能量，如果第一功率过大，则等离子体到达鳍部110表面的能量较大，一方面，这容易导致对鳍部110消耗的过多，另一方面，等离子体打到鳍部110上是具有方向性的，如果第一功率过大，则所述等离子体的各向异性较强，和与所述鳍部110顶面相接触的等离子体相比，与所述鳍部110侧壁相接触的等离子体较少，这容易导致在所述鳍部110的顶部和鳍部110的侧壁上形成的第一氧化层120的厚度均一性较低。为此，本实施例中，所述第一功率小于或等于200w，从而在减少对
鳍部110的消耗的同时，提高所述第一氧化层120的厚度一致性。
55.具体地，本实施例中，所述第一功率为50w至200w。
56.所述第一氧化层120的厚度不宜过小，也不宜过大。如果所述第一氧化层120的厚度过小，容易导致所述第一氧化层120的薄膜质量不佳，例如：薄膜连续性不佳、缺陷密度较大等，而且，后续在通过等离子体增强原子层沉积工艺在所述第一氧化层上120形成第二氧化层时采用的输出功率为第二功率，所述第二功率大于所述第一功率，第一氧化层120的厚度过小还容易降低第一氧化层120对形成第二氧化层时含氧气体的阻挡作用；如果所述第一氧化层120的厚度过大，后续在第一氧化层120上形成第二氧化层，第二氧化层与第一氧化层120用于构成栅氧化层，第一氧化层120的厚度过大容易导致栅氧化层的厚度过大，第一氧化层120的厚度过大还容易导致对鳍部110的消耗过多，而且，本实施例后续还对第一氧化层120进行紫外线照射处理以提高第一氧化层120的致密度，第一氧化层120的厚度过大容易导致紫外线难以穿透第一氧化层120，进而易导致对第一氧化层120的处理不完全或处理均匀性较差。为此，本实施例中，所述第一氧化层120的厚度为至例如：等。
57.结合参考图6，所述半导体结构的形成方法还包括：在形成所述第一氧化层120后，对所述第一氧化层120进行第一紫外线照射(uv cure)处理130，适于提高所述第一氧化层120的致密度。
58.通过对所述第一氧化层120进行第一紫外线照射(uv cure)处理130，提高了所述第一氧化层120的致密度，有利于提高所述第一氧化层120的薄膜质量，且第一氧化层120的致密度较高，在后续形成第二氧化层的步骤中，有利于提高第一氧化层120对含氧气体的阻挡作用，进而有利于减小后续形成第二氧化层时对鳍部110产生的消耗。
59.而且，紫外线具有很高的能量，通过对所述第一氧化层120进行紫外线照射处理130，紫外线能够在鳍部110产生较小消耗的情况下，将第一氧化层120中副产物(例如：
–
ch2ch3副产物)的连接键打断，使副产物从第一氧化层120中扩散出来，从而减小了第一氧化层120中副产物等杂质的含量，并提高第一氧化层120中硅-氧键的成键概率，相应提高了所述第一氧化层120的致密度，进而提高了所述第一氧化层120的薄膜质量。
60.此外，通过进行第一紫外线照射(uv cure)处理130，还有利于在不消耗鳍部110的情况下，提高第一氧化层120的致密度。
61.第一紫外线照射处理130的温度不宜过低，也不宜过高。如果所述第一紫外线照射处理130的温度过低，容易降低第一紫外线照射处理130的处理速率和处理效果；如果第一紫外线照射处理130的温度过高，容易对鳍部110的结构产生损伤。为此，本实施例中，如果所述第一紫外线照射处理130的温度为0℃至100℃，例如：10℃，20℃，30℃等
62.本实施例中，第一紫外线照射处理130的照射时间为1min至120min。
63.需要说明的是，本实施例中，在形成所述第一氧化层120后，对所述第一氧化层120进行第一紫外线照射(uv cure)处理130，适于提高所述第一氧化层120的致密度为示例进行说明。
64.在其他实施例中，所述半导体结构的形成方法还包括：在形成所述第一氧化层后，在所述第一氧化层上形成第二氧化层之前，对所述第一氧化层进行微波处理，适于提高所述第一氧化层的致密度。
65.所述微波处理能够产生高能量的微波，将缓冲层中副产物的连接键打断、并去除缓冲层中的杂质，进而提高第一氧化层的致密度和薄膜质量。
66.参考图7，采用等离子体增强原子层沉积工艺，在所述第一氧化层120上形成第二氧化层140，形成第二氧化层140的等离子体增强原子层沉积工艺采用的输出功率为第二功率，所述第二功率大于所述第一功率，所述第二氧化层140与所述第一氧化层120用于构成栅氧化层150。
67.本发明实施例中，所述第一氧化层120和第二氧化层140均通过等离子体增强原子层沉积工艺形成，所述第一氧化层120和第二氧化层140的生长方式相同，从而使得所述第一氧化层120和第二氧化层140材料的性质(例如：内部应力、质量等)较为接近，所述第一氧化层120和第二氧化层140之间的粘附性较好、界面缺陷较少，从而有利于提高所述栅氧化层150的形成质量，进而有利于提高栅氧化层150的电学性能，相应优化了半导体结构的性能。
68.本实施例中，所述第二氧化层140的材料与第一氧化层120的材料相同，所述第二氧化层140的材料为氧化硅，有利于提高工艺兼容性。
69.本实施例中，采用原子层沉积工艺形成第二氧化层140。原子层沉积工艺是基于原子层沉积过程的自限制(self-limiting)反应过程，沉积所得薄膜可以达到单层原子的厚度，因为原子层沉积工艺在每个周期内可精确地沉积一个原子层，所以选用原子层沉积工艺有利于对第二氧化层140的厚度进行精确控制并且使得第二氧化层140的厚度较小以满足工艺要求，此外，通过ald工艺制备的薄膜具有结合强度好、膜层厚度一致、成分均匀性好、保形性好等的特点，有利于提高所述第二氧化层140的厚度均一性和薄膜质量。
70.本实施例中，采用等离子体增强原子层沉积(plasma enhanced atomic layerdeposition，peald)工艺，形成所述第二氧化层140。通过选用等离子体增强原子层沉积工艺，有利于进一步减小对所述鳍部110产生的消耗。
71.通过使所述第二功率大于所述第一功率，所述第二功率较大，也就是说，通过先采用较低的输出功率形成第一氧化层120，再采用较高的输出功率形成第二氧化层140，与直接采用等离子体增强原子层沉积工艺形成栅氧化层且等离子体增强原子层沉积工艺采用较大的输出功率相比，有利于提高所述第二氧化层140的形成质量，且所述第一氧化层120能够对形成第二氧化层140时的含氧气体起到阻挡作用，因此即使形成第二氧化层140采用较大的输出功率，对鳍部110产生的损耗也较小，此外，形成第二氧化层140时采用的含氧气体还能够与第一氧化层120发生反应，从而进一步提高第一氧化层120的致密度。
72.因此，所述第二功率不宜过低，否则难以保证第二氧化层140具有较高的形成质量。为此，本实施例中，所述第二功率至少为300w。
73.具体地，本实施例中，所述第二功率为300w至500w，从而保证第二氧化层140具有较高的薄膜质量的同时，提高工艺兼容性，并减小对鳍部110的消耗。
74.本实施例中，根据所需的栅氧化层150的厚度、以及所述第一氧化层120的厚度，所述第二氧化层140的厚度为至例如：等。
75.结合参考图8，在形成所述第二氧化层140后，所述半导体结构的形成方法还包括：对所述第二氧化层140进行第二紫外线照射处理160，适于提高所述第二氧化层140的致密度。
76.第二紫外线照射处理160的温度不宜过低，也不宜过高。如果所述第二紫外线照射处理160的温度过低，容易降低第二紫外线照射处理160的处理速率和处理效果；如果所述第二紫外线照射处理160的温度过高，反而容易对所述鳍部110的结构产生损伤。为此，本实施例中，所述第二紫外线照射处理160的温度为0℃至100℃，例如：10℃，20℃，30℃等
77.本实施例中，所述第二紫外线照射处理160的照射时间为1min至120min。
78.本实施例中，在含氧气体氛围中，对所述第二氧化层140进行第二紫外线照射处理160。
79.通过在含氧气体氛围中进行所述第二紫外线照射处理160，从而有利于使得所述第二氧化层140中硅和氧的成键量提高，进而有利于进一步提高第二氧化层140的致密度。
80.本实施例中，在含氧气体氛围中，对所述第二氧化层140进行所述第二紫外线照射处理160，所述含氧气体为氧气，氧气的气体流量不宜过小，也不宜过大。如果氧气的气体流量过小，容易导致对提高第二氧化层140致密度的效果不显著；如果氧气的气体流量过大，容易对所述鳍部110也产生消耗。为此，本实施例中，氧气的气体流量为0sccm至500sccm，例如：100sccm，150sccm，200sccm，300sccm等。
81.需要说明的是，本实施例中，以在含氧气体氛围中，对所述第二氧化层140进行第二紫外线照射处理160为示例进行说明。在其他实施例中，在进行所述第二紫外线照射处理后，所述半导体结构的形成方法还可以包括：在含氧气体氛围中，对所述第二氧化层进行第二等离子体处理。
82.通过在进行所述第二紫外线照射处理后，在含氧气体氛围中，对所述第二氧化层进行第二等离子体处理，也有利于提高所述第二氧化层的致密度。
83.后续还包括在栅氧化层150上形成横跨所述鳍部110的栅极结构、以及在栅极结构两侧的鳍部110中形成源漏掺杂区等工艺步骤。关于后续的工艺步骤，本实施例在此不再赘述。
84.结合参考图9，图9中的曲线#2示出了采用本发明实施例的方法形成的半导体结构的tddb(time dependent dielectric breakdown，与时间相关电介质击穿)韦布尔分布(weibull distribution)曲线图，曲线#1示出了现有技术形成的半导体结构的tddb韦布尔分布曲线图。其中，横坐标为失效时间(time to failure)(单位：秒)。由图9中可知，与现有技术的半导体结构的tddb韦布尔分布曲线相比，本发明实施例形成的半导体结构的tddb韦布尔分布曲线的斜率β更大，r2(coefficient of determination，决定系数)更接近于1，本发明实施例形成的半导体结构的可靠性更佳。
85.结合参考表1，示出了采用本发明实施例的方法形成的半导体结构的部分电学参数、以及采用现有技术形成的半导体结构的部分电学参数。
86.由表1中可知，与采用现有技术形成的半导体结构相比，本发明实施例的半导体结构的等效电学厚度(eot)更小，界面陷阱密度(interfacial trap density，dit)和接触电势差(contact potential difference voltage，vcpd)也更小，这说明采用本发明实施例形成的栅氧化层150的薄膜质量较好、电学性能较佳，采用本发明实施例的方法有利于提高半导体结构的性能。
87.电性参数本发明实施例现有技术eot[50a]40.5242.80
dit[1/cm2*ev]1.08e+122.15e+12vcpd[v]avg-0.05-0.33
[0088]
表1
[0089]
结合参考图10，示出了单位时间内湿法刻蚀工艺对采用本发明实施例的方法形成的栅氧化层的湿法刻蚀速率(wet etch rate，wer)、以及单位时间内湿法刻蚀工艺对现有技术形成的栅氧化层的湿法刻蚀速率，由图10中可知，单位时间内氢氟酸(dhf)对本发明实施例的栅氧化层的刻蚀速率为单位时间内氢氟酸对现有技术形成的栅氧化层的刻蚀速率为与现有技术相比，单位时间内氢氟酸(dhf)对本发明实施例的栅氧化层的刻蚀速率更低，这说明本发明实施例形成的栅氧化层更耐刻蚀，本发明实施例形成的栅氧化层的薄膜质量(例如：致密度)更佳。
[0090]
结合参考图11，示出了采用本发明实施例的形成方法形成的鳍部和栅氧化层的局部结构示意图和对鳍部110产生的消耗量，图11还示出了分别采用现有技术一和现有技术二形成的鳍部和栅氧化层的结构示意图以及对鳍部产生的消耗量。以鳍部的材料为硅、氧化硅的材料为氧化硅作为示例，其中，bare si表示的是鳍部；oxidation表示的是在鳍部表面形成的自然氧化层；现有技术一中，thermal ox表示的是现有技术一采用热氧化生长工艺形成的氧化硅，high power aldox表示的是现有技术一采用具有较高的输出功率的等离子体增强原子层沉积工艺形成的氧化硅；现有技术二中，high power aldox表示的是现有技术二采用具有较高的输出功率的等离子体增强原子层沉积工艺形成的氧化硅；本发明实施例中，low power aldox表示的是本发明实施例采用具有较低的输出功率的等离子体增强原子层沉积工艺形成的氧化硅作为第一氧化层，high power aldox表示的是本发明实施例采用具有较高的输出功率的等离子体增强原子层沉积工艺形成的氧化硅作为第二氧化层。
[0091]
从图11中可知，采用现有技术一的方法形成栅氧化层，对硅的损耗(siloss)为也就是说，采用现有技术一的方法形成栅氧化层对鳍部产生的损耗为采用现有技术二的方法形成栅氧化层，对硅的损耗(si loss)为也就是说，采用现有技术二的方法形成栅氧化层对鳍部产生的损耗为而采用本发明实施例的方法形成所述栅氧化层160，对硅的损耗(siloss)为也就是说，采用本发明实施例的方法形成所述栅氧化层160对鳍部110产生的损耗约为采用本发明实施例的方法能够显著的减小对鳍部110的消耗。
[0092]
相应的，本发明还提供一种半导体结构。参考图8，示出了本发明半导体结构一实施例的结构示意图。
[0093]
所述半导体结构包括：基底，所述基底包括衬底100以及凸出于所述衬底100的鳍部110；第一氧化层120，位于所述鳍部110的顶部和侧壁、以及所述衬底100表面，所述第一氧化层120通过等离子体增强原子层沉积工艺形成，形成第一氧化层120的等离子体增强原子层沉积工艺采用的输出功率为第一功率；第二氧化层140，位于所述第一氧化层120上，所述第二氧化层140通过等离子体增强原子层沉积工艺形成，形成第二氧化层140的等离子体增强原子层沉积工艺采用的输出功率为第二功率，所述第二功率大于所述第一功率，所述
第二氧化层140与第一氧化层120构成栅氧化层150。
[0094]
本发明实施例中，所述第一氧化层120和第二氧化层140均通过等离子体增强原子层沉积工艺形成，所述第一氧化层120和第二氧化层140的生长方式相同，从而使得所述第一氧化层120和第二氧化层140材料的性质(例如：内部应力、质量等)较为接近，所述第一氧化层120和第二氧化层140之间的粘附性较好、界面缺陷较少，从而有利于提高所述栅氧化层150的形成质量，进而有利于提高栅氧化层150的电学性能，相应优化了半导体结构的性能。
[0095]
所述衬底100为工艺制程提供工艺平台。
[0096]
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
[0097]
所述鳍部110用于提供鳍式场效应晶体管(finfet)工作时的导电沟道。
[0098]
本实施例中，所述鳍部110的材料与所述衬底100的材料相同，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，所述鳍部的材料也可以与所述衬底的材料不同。
[0099]
本实施例中，所述第一氧化层120的材料为氧化硅。氧化硅为半导体工艺中常用的栅氧化层材料，有利于提高工艺兼容性。
[0100]
所述第一氧化层120通过等离子体增强原子层沉积工艺形成，有利于对第一氧化层120的厚度进行精确控制并且使得第一氧化层120的厚度较小以满足工艺要求，此外，通过ald工艺制备的薄膜具有结合强度好、膜层厚度一致、成分均匀性好、保形性好等的特点，有利于提高所述第一氧化层120的厚度均一性和薄膜质量。
[0101]
所述第一功率小于所述第二功率，所述第一功率较小，有利于减小形成第一氧化层120时对鳍部110产生的消耗、以及提高第一氧化层120的厚度一致性。
[0102]
所述第一氧化层120的厚度不宜过小，也不宜过大。如果所述第一氧化层120的厚度过小，容易导致所述第一氧化层120的薄膜质量不佳，例如：薄膜连续性不佳、缺陷密度较大等，而且，在形成第二氧化层140时的等离子增强原子层沉积工艺的输出功率为第二功率，所述第二功率大于所述第一功率，第一氧化层120的厚度过小还容易降低第一氧化层120对形成第二氧化层140时含氧气体的阻挡作用；如果所述第一氧化层120的厚度过大，容易导致栅氧化层150的厚度过大，第一氧化层120的厚度过大还容易导致对鳍部110的消耗过多。为此，本实施例中，所述第一氧化层120的厚度为至例如：等。
[0103]
本实施例中，所述第二氧化层140的材料与第一氧化层120的材料相同，所述第二氧化层140的材料为氧化硅，有利于提高工艺兼容性。
[0104]
所述第二氧化层140通过等离子体增强原子层沉积工艺形成，有利于对第二氧化层140的厚度进行精确控制并且使得第二氧化层140的厚度较小以满足工艺要求，此外，通过ald工艺制备的薄膜具有结合强度好、膜层厚度一致、成分均匀性好、保形性好等的特点，有利于提高所述第二氧化层140的厚度均一性和薄膜质量。
[0105]
通过使所述第二功率大于所述第一功率，使所述第二功率较大，从而有利于提高所述第二氧化层140的形成质量，此外，形成第二氧化层140时采用的含氧气体还能够与第一氧化层120发生反应，从而进一步提高第一氧化层120的致密度。
[0106]
本实施例中，根据所需的栅氧化层150的厚度、以及所述第一氧化层120的厚度，所述第二氧化层140的厚度为至例如：等。
[0107]
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
[0108]
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。