半导体器件及其制造方法与流程
相关申请的交叉引用
本申请要求于2019年4月17日在韩国知识产权局提交的申请号为10-2019-0045102的韩国专利申请的优先权，其全部内容通过引用合并于此。
本发明的各种实施例总体上涉及一种半导体器件，并且更具体地，涉及一种包括电介质层叠层(dielectriclayerstack)的半导体器件及其制造方法。
背景技术：
近年来，对改进的、更高集成度的半导体存储器件的需求加速了，需要不断减小存储单元面积和操作电压。为了满足这些需求，广泛的研究集中在开发具有高电容和低泄漏电流的高k材料。
氧化锆(zro2)是广泛用作电容器的电介质层的高k材料的示例。然而，氧化锆在增大电容方面具有局限性。因此，需要新的改进的解决方案。
技术实现要素：
本发明的各个实施例针对具有高介电常数和低泄漏电流的电介质层叠层，以及用于形成电介质层叠层的方法。
本发明的各个实施例针对包括具有高介电常数和低泄漏电流的电介质层叠层的半导体器件，以及用于制造该半导体器件的方法。
根据一个实施例，半导体器件可以至少包括基于氧化铪的电介质层，其中，基于氧化铪的电介质层包括：四方氧化铪层(tetragonalhafniumoxidelayer)；四方晶种层；以及掺杂层。半导体器件还可以包括形成在基于氧化铪的电介质层上的泄漏阻挡层。泄漏阻挡层可以包括比四方氧化铪层和四方晶种层具有更低的介电常数和更高的带隙的材料。泄漏阻挡层的厚度可以小于四方氧化铪层和四方晶种层。该半导体器件还可以包括：形成在泄漏阻挡层之上的热源层；以及形成在热源层与泄漏阻挡层之间的界面控制层。界面控制层可以包括比基于氧化铪的电介质层具有更高的电负性的材料。四方氧化铪层和四方晶种层可以彼此直接接触。掺杂层可以设置在四方晶种层内或嵌入四方晶种层中。掺杂层可以设置在四方氧化铪内或嵌入四方氧化铪中。基于氧化铪的电介质层可以包括多个四方氧化铪层、多个四方晶种层以及至少一个直接接触界面，在该直接接触界面处四方氧化铪层和四方晶种层直接接触，以及掺杂层可以设置在一个或更多个四方晶种层或者一个或更多个四方氧化铪层中或嵌入其中。
根据一个实施例，一种用于制造电容器的方法可以包括：形成第一电极；在第一电极上形成电介质层叠层，该电介质层叠层包括初始氧化铪层和具有嵌入其中的掺杂层的晶种层；在电介质层叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪；在热源层上形成第二电极。
根据一个实施例，一种用于形成氧化铪的方法可以包括：在衬底之上形成掺杂层，晶种层和初始氧化铪的叠层；在叠层上形成热源层，以将初始氧化铪晶化为四方氧化铪。
根据以下结合附图的详细描述，本发明的这些特征和其他特征以及优点对于本发明所属领域的技术人员而言将变得显而易见。
附图说明
图1是示出根据本发明实施例的半导体器件的截面图。
图2a是示出根据本发明实施例的半导体器件的截面图。
图2b是示出晶种层的详细示图。
图2c是示出根据变型示例的晶种层的详细示图。
图3是示出根据图2a的变型示例的电容器的截面图。
图4a至图13b是示出根据各种变型示例的电容器的截面图。
图14a和图14b是示出用于形成电容器的方法的截面图。
图15a和图15b是示出用于形成电容器的另一种方法的截面图。
图16a和图16b是示出用于形成电容器的另一种方法的截面图。
图17a和图17b是示出用于形成图14a至图16b所示的晶种层的方法的流程图。
图18a是示出用于形成图14a至图16b中所示的初始氧化铪层的方法的流程图。
图18b是示出用于形成图14a至图16b中所示的晶种层和初始氧化铪层的叠层的方法的流程图。
图19a和图19b是示出根据变型示例的用于使初始氧化铪层晶化的方法的截面图。
图20a至图20c是示出存储单元的示图。
图21a至图21f是示出存储单元的电容器的应用示例的示图。
具体实施方式
可以参考作为本发明的理想示意图的截面图、平面图和框图来描述本文中所述的各种实施例。因此，可以通过制造技术和/或公差来修改附图的结构。本发明的实施例不限于附图中所示的特定结构，而是包括可以根据制造工艺而产生的结构的任何改变。因此，在附图中示出的区域具有示意属性，并且在附图中示出的区域的形状旨在示出元件的区域的特定结构，而不是旨在限制本发明的范围。
通常，具有四方晶体结构的氧化铪(在下文中，简称为“四方氧化铪”)具有约60或更高的高介电常数和约6ev的高带隙。四方氧化铪比四方氧化锆具有更高的介电常数。
根据传统工艺，为了形成四方氧化铪，可以沉积初始氧化铪，然后可以执行在约900℃或更高的高温下的高温晶化退火工艺。然而，相邻的结构可能会通过高温晶化退火工艺而被劣化。
在下文中，本发明的各个实施例针对在不执行高温晶化退火工艺的情况下形成四方氧化铪的方法。
已经认识到，通常使用单层的氧化铪难以形成纯四方氧化铪。为此，根据本发明的实施例的本文中所述的方法包括使用晶种层作为晶化促进层来在低温下形成纯四方氧化铪。
已经发现，可以根据采用晶种层、掺杂层和热源层的方法而容易地形成四方氧化铪。可以在低温下形成四方氧化铪。例如，低温可以是500℃或更低。
图1是示出根据本发明实施例的半导体器件100的截面图。
参考图1，半导体器件100可以包括电介质层叠层de和热源层ts。热源层ts可以形成在电介质层叠层de上。
电介质层叠层de可以包括当其经受低温热处理时晶化为四方晶体结构的材料。可以在500℃或更低的低温下提供低温热处理。低温热处理不涉及高温晶化退火工艺。
电介质层叠层de可以包括多层材料、层压材料、互混材料或其组合。电介质层叠层de可以包括至少一种高k材料。在一个实施例中，高k材料可以指具有比氧化硅高的介电常数(比约3.6大)的材料。在一个实施例中，高k材料可以指具有比氮化硅高的介电常数(比约7.0大)的材料。电介质层叠层de可以包括高k材料和超高k材料。超高k材料可以具有比高k材料高的介电常数。
在本实施例中，电介质层叠层de可以包括其中层叠有晶种层hk和超高k层uhk的至少一个叠层。晶种层hk可以包括高k材料，并且超高k层uhk可以包括具有比晶种层hk高的介电常数的材料。在一个实施例中，晶种层hk可以具有大约40或更高的介电常数，并且超高k层uhk可以具有大约60或更高的介电常数，其中超高k层uhk的介电常数高于晶种层hk的介电常数。晶种层hk和超高k层uhk中的每个可以具有四方晶体结构。晶种层hk可以用作用于超高k层uhk的四方晶化的晶种材料。在特定实施例中，晶种层hk可以由四方氧化锆(zro2)形成，并且超高k层uhk可以由四方氧化铪(hfo2)形成。晶种层hk和超高k层uhk可以通过原子层沉积(ald)形成。
电介质层叠层de还可以包括至少一个泄漏阻挡层lbk。泄漏阻挡层lbk可以用于抑制电介质层叠层de的泄漏电流。泄漏阻挡层lbk可以包括高带隙材料。泄漏阻挡层lbk可以包括其带隙比晶种层hk和超高k层uhk的带隙高的材料。泄漏阻挡层lbk、晶种层hk和超高k层uhk可以是不同的材料。泄漏阻挡层lbk可以包括高k材料，并且具有比晶种层hk低的介电常数。泄漏阻挡层lbk可以具有比氧化硅和氮化硅高的介电常数。例如，泄漏阻挡层lbk可以包括含铝材料或含铍材料。在一个实施例中，泄漏阻挡层lbk可以包括氧化铝(al2o3)或氧化铍(beo)。氧化铍可以是非晶的。氧化铍可以具有纤锌矿晶体结构或岩盐结构。例如，泄漏阻挡层lbk可以通过ald形成。泄漏阻挡层lbk可以被形成为具有比晶种层hk和超高k层uhk小得多的厚度，以便使电介质层叠层de的电容的减小最小化。在一些实施例中，泄漏阻挡层lbk可以包括掺杂铝的氧化锆、掺杂铝的氧化铪、掺杂铍的氧化锆或掺杂铍的氧化铪。
热源层ts可以为晶种层hk和超高k层uhk的晶化提供低温热。换句话说，热源层ts可以用作用于使超高k层uhk晶化为四方晶体结构的热源。热源层ts可以提供300℃至500℃的低温热。
热源层ts可以具有高拉伸应力。例如，热源层ts可以具有0.5gpa至2.0gpa的拉伸应力。高拉伸应力可以促进超高k层uhk的晶化。
热源层ts可以是导电材料。热源层ts可以是基于金属的材料。热源层ts可以包括金属、金属氮化物或金属氮化硅。例如，热源层ts可以包括氮化钛(tin)、氮化硅钛(tisin)、钨(w)、氮化钨(wn)、氮化钼(mon)或氮化铌(nbn)。
热源层ts和晶种层hk有助于超高k层uhk的四方晶化，而无需由以前的工艺所采用的高温晶化退火工艺。例如，即使在热源层ts的低温热沉积下，晶种层hk的存在也允许晶化成四方晶体结构。热源层ts可以通过ald形成，并且可以在300℃至500℃的温度下沉积。在热源层ts的沉积期间，晶种层hk可以被晶化为四方晶体结构。结果，通过热源层ts的低温热沉积和晶种层hk的晶化，超高k层uhk可以容易地被晶化成四方晶体结构。
图2a是示出根据本发明实施例的半导体器件110的截面图。
参考图2a，半导体器件110可以包括电容器111。电容器111可以包括第一电极101、第二电极102以及设置在第一电极101与第二电极102之间的电介质层叠层de11。电容器111还可以包括设置在电介质层叠层de11与第二电极102之间的热源层103。热源层103可以对应于图1的热源层ts。
第一电极101可以包括含金属材料。第一电极101可以包括金属、金属氮化物、金属碳化物、导电金属氮化物、导电金属氧化物或其组合。第一电极101可以包括钛(ti)、氮化钛(tin)、氮化钽(tan)、钨(w)、氮化钨(wn)、钌(ru)、铱(ir)、氧化钌(ruo2)、氧化铱(iro2)或其组合。在一些实施例中，第一电极101可以包括含硅材料。第一电极101可以包括硅、硅锗或其组合。在一些实施例中，第一电极101可以包括含金属材料和含硅材料的叠层。第一电极101可以被称为“底部电极”或“储存节点”。
第二电极102可以包括含硅材料、含锗材料、含金属材料或其组合。第二电极102可以包括金属、金属氮化物、金属碳化物、导电金属氮化物、导电金属氧化物或其组合。第二电极102可以包括钛(ti)、氮化钛(tin)、氮化钽(tan)、氮化碳钛(ticn)、氮化钽碳(tacn)、钨(w)、氮化钨(wn)、钌(ru)、铱(ir)、氧化钌(ruo2)、氧化铱(iro2)、硅(si)、锗(ge)、硅锗(sige)或其组合。第二电极102可以包括其中硅锗被层叠在硅上的si/sige叠层。第二电极102可以包括其中硅锗(sige)被层叠在锗(ge)上的ge/sige叠层。可以通过在金属氮化物上层叠硅锗(sige)来形成第二电极102。例如，可以通过在氮化钛(tin)上层叠硅锗(sige)来形成第二电极102。在一些实施例中，第二电极102可以具有其中顺序地层叠有氮化钛(tin)、硅锗(sige)和钨(w)的结构。
电介质层叠层de11可以包括通过低温热暴露而被晶化为四方晶体结构的材料。可以在300℃至500℃的温度下提供低温热暴露。可以在形成热源层103时提供低温热暴露。低温热不同于由以前的传统工艺所采用的高温晶化退火工艺。
电介质层叠层de11可以包括晶种层106、超高k层105和泄漏阻挡层107。晶种层106可以对应于图1的晶种层hk，并且超高k层105可以对应于图1的超高k层uhk。泄漏阻挡层107可以对应于图1的泄漏阻挡层lbk。晶种层106和超高k层105中的每个可以具有四方晶体结构。晶种层106可以用作促进超高k层105的晶化的晶种。在一个实施例中，晶种层106可以由四方氧化锆制成或包括四方氧化锆，并且超高k层105可以包括具有四方晶体结构的超高k氧化铪。在下文中，将超高k层105简称为“氧化铪层105”，将晶种层106和氧化铪层105的叠层简称为“基于氧化铪的电介质层hbl1”。因此，电介质层叠层de11可以包括基于氧化铪的电介质层hbl1和泄漏阻挡层107。泄漏阻挡层107可以位于基于氧化铪的电介质层hbl1与热源层103之间。
基于氧化铪的电介质层hbl1可以具有四方晶体结构。氧化铪层105和晶种层106中的每个可以具有四方晶体结构。泄漏阻挡层107可以减小电介质层叠层de11的泄漏电流。
热源层103的形成可以提供电介质层叠层de11的晶化所需的低温热能。换句话说，热源层103可以用作用于将基于氧化铪的电介质层hbl1晶化为四方晶体结构的热源。热源层103可以在300℃至500℃的低温下提供热能。热源层103可以具有高拉伸应力。例如，热源层103可以具有0.5gpa至2.0gpa的拉伸应力。高拉伸应力还可以促进氧化铪层105的四方晶化。
热源层103可以是导电材料。热源层103可以与第二电极102直接接触。热源层103可以与泄漏阻挡层107直接接触。热源层103可以是基于金属的材料。例如，热源层103可以包括金属、金属氮化物或金属氮化硅。根据一个实施例，热源层103可以包括氮化钛(tin)、氮化硅钛(tisin)、钨(w)、氮化钨(wn)、氮化钼(mon)或氮化铌(nbn)。
由于热源层103和晶种层106，不需要先前用于氧化铪层105的四方晶化所采用的高温晶化退火工艺。例如，由于存在晶种层106，因此即使在沉积热源层103时的低温热暴露下，氧化铪层105也可以被晶化为四方晶体结构。热源层103可以通过原子层沉积(ald)形成，并且可以在300℃至500℃的温度下沉积。在热源层103的沉积期间，晶种层106也可以被晶化为四方晶体结构。结果，基于氧化铪的电介质层hbl1可以通过热源层103的低温热而被晶化成四方晶体结构。
在一个实施例中，热源层103可以对应于第二电极102的一部分。例如，当氮化钛(tin)和硅锗(sige)被层叠为第二电极102时，氮化钛(tin)可以用作热源层103。
氧化铪层105可以与第一电极101直接接触，并且晶种层106可以与泄漏阻挡层107直接接触。晶种层106可以形成在氧化铪层105上，并且晶种层106和氧化铪层105可以彼此直接接触。可以在氧化铪层105和泄漏阻挡层107之间形成晶种层106。可以通过ald沉积氧化铪层105、晶种层106和泄漏阻挡层107。
晶种层106可以用作在形成热源层103时促进氧化铪层105的四方晶化的晶化晶种。换句话说，晶种层106可以帮助氧化铪层105晶化成四方晶体结构。由于晶种层106具有40或更高的高介电常数，所以可以增大电容器111的电容，并且由于氧化铪层105具有60或更高的高介电常数，因此可以进一步增大电容器111的电容。晶种层106可以用于抑制电介质层叠层de11的泄漏电流。
晶种层106可以包括具有四方晶体结构的高k材料。晶种层106可以包括基于氧化锆的材料。晶种层106可以由四方氧化锆制成或包括四方氧化锆。在一些实施例中，晶种层106可以包括具有四方晶体结构而不是四方氧化锆的材料。例如，晶种层106可以包括氧化铌、氧化锗、氧化锡、氧化钼、氧化钽或氧化钛中的至少一种。
氧化铪层105可以具有比晶种层106高的介电常数。氧化铪层105可以具有比晶种层106高大约25％至大约55％的介电常数。例如，晶种层106可以具有大约40的介电常数，并且氧化铪层105可以具有大约60或更高的介电常数。作为晶种层106的四方氧化锆可以具有大约40的介电常数。包括氧化铪层105的电容器111可以具有高电容。包括氧化铪层105的电容器111可以具有比仅包括晶种层106的电容器高的电容。因此，具有四方晶体结构的氧化铪层105(该氧化铪层105的介电常数比晶种层高25％至55％)可以被应用以将电容器111的电容增大25％至55％。
氧化铪层105可以具有比晶种层106高的带隙。因此，包括氧化铪层105的电介质层叠层de11可以在抑制泄漏电流方面是有利的。氧化铪层105可以改善第二电极102与电介质层叠层de11之间的有效功函数(ewf)。例如，当应用氮化钛(tin)作为第二电极102时，可以通过氧化铪层105获得大约4.7ev的有效功函数。同时，四方氧化锆(zro2)可以获得约4.5ev的有效功函数。因此，由于可以通过氧化铪层105获得比四方氧化锆高的有效功函数，因此可以抑制电介质层叠层de11的泄漏电流。
氧化铪层105可以具有比晶种层106小的厚度。氧化铪层105可以具有比晶种层106高的介电常数。氧化铪层105可以具有大约60或更高的高介电常数。
氧化铪层105和晶种层106可以彼此直接接触，因此，在将氧化铪层105晶化为四方晶体结构方面，晶种层106可以是有利的。
电介质层叠层de11可以包括其中氧化铪层105和晶种层106彼此直接接触的多层结构。电介质层叠层de11可以包括一个或更多个直接接触的界面。
电介质层叠层de11可以具有包括直接接触界面i1的多层结构，其中氧化铪层105和晶种层106彼此直接接触。当晶种层106包括四方氧化锆时，其中顺序地层叠有氧化铪层105和晶种层106的叠层可以被称为“h-z叠层”。直接接触界面i1可以位于h-z叠层中。在氧化铪层105与晶种层106之间的直接接触界面i1可以是在四方晶体结构之间的直接接触界面。由于在氧化铪层105与晶种层106之间没有材料，因此氧化铪层105的晶粒与晶种层106的晶粒可以不被分离。
氧化铪层105可以具有纯四方晶体结构。换句话说，氧化铪层105的晶体结构可以不是非晶结构、单斜晶体结构和四方晶体结构的混合物，而可以仅具有四方晶体结构。具有纯四方晶体结构的氧化铪层105可以具有比其中晶体结构被混合的氧化铪层高的介电常数。具有纯四方晶体结构的氧化铪层105可以具有比具有单斜晶体结构的氧化铪层高的介电常数。具有单斜晶体结构的氧化铪层可以具有大约40的介电常数，而具有四方晶体结构的氧化铪层105可以具有大约60的介电常数。
氧化铪层105可以进一步包括能够促进晶化的掺杂剂。促进晶化的掺杂剂可以包括锶(sr)、镧(la)、钆(gd)、铝(al)、硅(si)、钇(y)、锆(zr)、铌(nb)、铋(bi)、锗(ge)、镝(dy)、钛(ti)、铈(ce)、镁(mg)、氮(n)或其组合。氧化铪层105可以具有掺杂有掺杂剂的四方晶体结构。例如，氧化铪层105可以是掺杂镧的四方氧化铪层(掺杂la的四方hfo2)。晶化促进掺杂剂不仅可以促进氧化铪层105的晶化，而且可以增大氧化铪层105的介电常数。
如上所述，氧化铪层105可以提供超高介电常数、低泄漏电流和高有效功函数。
电介质层叠层de11还可以包括掺杂层104。掺杂层104可以不断增长地促进氧化铪层105的晶化，并不断增长地抑制电介质层叠层de11的泄漏电流。
掺杂层104可以是超薄的并且可以设置在晶种层106内或嵌入在晶种层106内。掺杂层104可以不分离晶种层106的晶粒。换句话说，即使掺杂层104设置或嵌入在晶种层106中，晶种层106的四方晶体结构也可以不分离。掺杂层104可以被掺杂并形成在晶种层106中。掺杂层104可以与直接接触界面i1间隔开以嵌入在晶种层106中。
当晶种层106包括四方氧化锆时，掺杂层104可以包括掺杂有掺杂剂的四方氧化锆。在一个实施例中，掺杂层104的掺杂剂可以包括铝(al)或铍(be)。例如，掺杂层104可以包括掺杂铝的四方氧化锆或掺杂铍的四方氧化锆。掺杂铝的四方氧化锆层的铝浓度可以为1～10at％(原子百分比)。
氧化铪层105的厚度和晶种层106的厚度可以通过掺杂层104来调节。由于包括掺杂层104，因此可以形成具有不小于预定厚度的基于氧化铪的电介质层hbl1。可以调节被掺杂层104充分晶化的氧化铪层105的厚度。例如，可以将晶化的氧化铪层105的厚度调整为
掺杂层104可以具有比晶种层106和氧化铪层105高的带隙。氧化铪层105可以具有大约6ev的带隙，并且晶种层106可以具有大约5.8ev的带隙。掺杂层104可以具有约8.8ev至约10.6ev的带隙。
如上所述，掺杂层104可以不断增长地促进氧化铪层105的晶化，并且掺杂层104的高带隙可以抑制电容器111的泄漏电流。
泄漏阻挡层107可以包括高带隙材料。泄漏阻挡层107可以包括具有比晶种层106和氧化铪层105高的带隙的材料。泄漏阻挡层107、晶种层106和氧化铪层105可以是不同的材料。泄漏阻挡层107可以包括高介电常数的材料，但是具有比氧化铪层105和晶种层106低的介电常数。泄漏阻挡层107可以具有比氧化硅和氮化硅高的介电常数。在一个实施例中，泄漏阻挡层107可以包括氧化铝或氧化铍。氧化铍可以是非晶的。氧化铍可以具有纤锌矿晶体结构或岩盐结构。泄漏阻挡层107可以由ald形成。泄漏阻挡层107可以具有比晶种层106和氧化铪层105小得多的厚度。泄漏阻挡层107和掺杂层104可以具有相同的厚度。由于泄漏阻挡层107具有比晶种层106和氧化铪层105低的介电常数，因此泄漏阻挡层107和掺杂层104可以以超薄厚度形成，以增大电容器111的电容。泄漏阻挡层107可以具有比掺杂层104大的厚度。
在一些实施例中，泄漏阻挡层107可以由与掺杂层104相同的材料形成。例如，在一个实施例中，泄漏阻挡层107可以由掺杂铝的氧化锆或掺杂铍的氧化锆制成，或者可以包括掺杂铝的氧化锆或掺杂铍的氧化锆。在这种情况下，泄漏阻挡层107可以具有四方晶体结构。
图2b是示出晶种层106的详细示图。
参考图2b，掺杂层104可以设置在晶种层106内或嵌入在晶种层106中。可以将其中设置或嵌入有掺杂层104的晶种层106定义为未掺杂的下部晶种层106l、掺杂层104和未掺杂的上部晶种层106u。未掺杂的下部晶种层106l、掺杂层104和未掺杂的上部晶种层106u中的每个可以具有四方晶体结构。未掺杂的下部晶种层106l、掺杂层104和未掺杂的上部晶种层106u可以包括不分离而是连续的晶粒106g。掺杂层104可以不使未掺杂的下部晶种层106l的晶粒106g和未掺杂的上部晶种层106u的晶粒106g分离。未掺杂的上部晶种层106u可以具有比未掺杂的下部晶种层106l大的厚度(t2>t1)，并且掺杂层104可以具有比未掺杂的上部晶种层106u和未掺杂的下部晶种层106l小得多的厚度。掺杂层104可以位于未掺杂的下部晶种层106l与未掺杂的上部晶种层106u之间，并且具有不使未掺杂的下部晶种层106l的晶粒106g和未掺杂的上部晶种层106u的晶粒106g分离的超薄厚度。
未掺杂的下部晶种层106l和未掺杂的上部晶种层106u中的每个可以是未掺杂的四方氧化锆，并且掺杂层104可以是掺杂的四方氧化锆。掺杂层104可以包括作为掺杂剂的铝或铍。
如上所述，掺杂层104包括掺杂剂，但是可以不是掺杂剂的氧化物层。例如，掺杂层104可以是掺杂铝的四方氧化锆而不是氧化铝(al2o3)层。另外，掺杂层104可以是掺杂铍的四方氧化锆而不是氧化铍层。
未掺杂的下部晶种层106l、掺杂层104和未掺杂的上部晶种层106u可以分别是第一氧化锆层、掺杂铝的氧化锆层和第二氧化锆层。其中设置或嵌入掺杂层104的晶种层106可以包括“z-az-z叠层”，其中第一氧化锆层、掺杂铝的氧化锆层和第二氧化锆层被顺序地层叠。
在一些实施例中，掺杂层104可以包括具有超薄且不连续厚度的氧化铝层。超薄且不连续的厚度可以表示不分离未掺杂的下部晶种层106l的晶粒106g和未掺杂的上部晶种层106u的晶粒106g的厚度。
图2c是示出根据变型示例的晶种层106′的详细示图。
参考图2c，晶种层106′可以包括形成在未掺杂的下部晶种层106l与未掺杂的上部晶种层106u之间的氧化铝(al2o3)层104′。氧化铝层104′可以具有连续的厚度，因此未掺杂的下部晶种层106l的晶粒106g和未掺杂的上部晶种层106u的晶粒106g可以被氧化铝层104′分离(参考附图标记‘106s’)。晶种层106′的晶粒106g被氧化铝层104′垂直地分离。氧化铝层104′可以具有比掺杂层104大的厚度，并且可以是连续层。晶种层106′可以被称为“z-a-z叠层”。
当晶种层106′的晶粒106g被氧化铝层104′分离时，晶种层106′的介电常数减小。当晶种层106′的介电常数减小时，等效氧化物层厚度tox不能减小。
如上所述，具有嵌入其中的掺杂层104的晶种层106和热源层103可以促进氧化铪层105晶化为四方晶体结构。另外，即使在低温热下，晶种层106也可以使氧化铪层105晶化为四方晶体结构。此外，具有嵌入其中的掺杂层104的晶种层106和氧化铪层105可以减小等效氧化物层厚度tox，而增大电介质层叠层de11的介电常数。掺杂层104和泄漏阻挡层107可以抑制电介质层叠层de11的泄漏电流。掺杂层104可以具有不连续的厚度，使得未掺杂的下部晶种层106l的晶粒106g和未掺杂的上部晶种层106u的晶粒106g可以不被掺杂层104分离。
图3是示出根据图2a的变型的电容器111′的截面图。
参考图3，电容器111′可以类似于图2a的电容器111。电容器111′可以包括第一电极101、电介质层叠层de11′和第二电极102。电容器111′还可以包括在电介质层叠层de11′与第二电极102之间的热源层103。电介质层叠层de11′可以包括基于氧化铪的电介质层hbl1和泄漏阻挡层107，并且还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。界面控制层108可以是由与基于氧化铪的电介质层hbl1和泄漏阻挡层107不同的材料制成。
当形成第二电极102和热源层103时，界面控制层108可以用于保护基于氧化铪的电介质层hbl1。另外，界面控制层108可以减小电介质层叠层de11′的泄漏电流。
当沉积热源层103和第二电极102时，界面控制层108可以由比基于氧化铪的电介质层hbl1更容易被还原的材料制成。界面控制层108可以用作具有高有效功函数(ewf)和大导带偏移(cbo)的泄漏电流阻挡层。另外，界面控制层108可以不增大电介质层叠层de11′的等效氧化物层厚度tox。
界面控制层108可以由具有高电负性的材料制成。界面控制层108可以具有比基于氧化铪的电介质层hbl1高的鲍林电负性(paulingelectronegativity)。界面控制层108可以包括具有比氧化铪层105和晶种层106高的鲍林电负性(在下文中，简称为“电负性”)的材料。当材料具有高电负性时，该材料难以氧化并且易于还原。因此，可以除去界面控制层108的氧而不是基于氧化铪的电介质层hbl1。结果，界面控制层108可以防止基于氧化铪的电介质层hbl1的氧损失。
界面控制层108可以包括具有高电负性的原子，例如，金属原子、硅原子或锗原子。界面控制层108可以包括钛(ti)、钽(ta)、铝(al)、锡(sn)、钼(mo)、钌(ru)、铱(ir)、铌(nb)、锗(ge)、硅(si)、镍(ni)或其组合。
界面控制层108可以包括氧化钛、氧化钽、氧化铌、氧化铝、氧化硅(sio2)、氧化锡、氧化锗、二氧化钼、三氧化钼、氧化铱、氧化钌、氧化镍或其组合。
图4a至图13b是示出根据各种变型的电容器的截面图。
参考图4a，电容器112a可以类似于图2a的电容器111。电容器112a可以包括第一电极101、电介质层叠层de12和第二电极102。电容器112a还可以包括在电介质层叠层de12与第二电极102之间的热源层103。
电介质层叠层de12可以包括基于氧化铪的电介质层hbl2和泄漏阻挡层107。基于氧化铪的电介质层hbl2可以包括多个氧化铪层105a和105b以及晶种层106。多个氧化铪层105a和105b可以包括第一氧化铪层105a和第二氧化铪层105b。电介质层叠层de12可以具有其中第一氧化铪层105a、晶种层106、第二氧化铪层105b和泄漏阻挡层107被顺序地层叠的结构。
第一氧化铪层105a可以与第一电极101直接接触，并且第二氧化铪层105b可以与泄漏阻挡层107直接接触。晶种层106可以被形成在第一氧化铪层105a与第二氧化铪层105b之间。第一氧化铪层105a可以与晶种层106直接接触，并且晶种层106可以与第二氧化铪层105b直接接触。第二氧化铪层105b可以被形成在晶种层106与泄漏阻挡层107之间。
第一氧化铪层105a可以具有第一厚度t11，并且第二氧化铪层105b可以具有第二厚度t12。第一氧化铪层105a可以具有比第二氧化铪层105b大的厚度(t11>t12)。因此，在电介质层叠层de12中的第一氧化铪层105a的占有率可以大于第二氧化铪层105b的占有率。
第一氧化铪层105a和第二氧化铪层105b中的每个可以具有纯四方晶体结构，因此第一氧化铪层105a和第二氧化铪层105b可以具有相同的介电常数。第一氧化铪层105a和第二氧化铪层105b可以具有比晶种层106高的介电常数。
在一些实施例中，第一氧化铪层105a可以具有纯四方晶体结构，并且第二氧化铪层105b可以具有四方晶体结构和单斜晶体结构。第一氧化铪层105a可以具有比第二氧化铪层105b高的介电常数。尽管第二氧化铪层105b具有比第一氧化铪层105a低的介电常数，但是第二氧化铪层105b可以具有比晶种层106高的介电常数。即使第二氧化铪层105b具有其中四方晶体结构和单斜晶体结构被混合的结构，四方晶体结构也可以主导第二氧化铪层105b，而不是单斜晶体结构。此外，由于第一氧化铪层105a比第二氧化铪层105b厚，因此四方晶体结构可以在电介质层叠层de12中占优势。
电介质层叠层de12还可以包括掺杂层104。电介质层叠层de12的掺杂层104可以与电介质层叠层de11的掺杂层104相同。掺杂层104可以是超薄的，并且可以设置在晶种层106内或嵌入在晶种层106内。掺杂层104可以不断增长地促进第一氧化铪层105a和第二氧化铪层105b的晶化，并不断增长地抑制电介质层叠层de12的泄漏电流。
第一氧化铪层105a和第二氧化铪层105b的厚度以及晶种层106的厚度可以通过掺杂层104来调节。被充分晶化的第一氧化铪层105a和第二氧化铪层105b的厚度可以通过掺杂层104来调节。例如，可以将晶化的第一氧化铪层105a和第二氧化铪层105b的厚度调节为
掺杂层104可以具有比晶种层106、第一氧化铪层105a和第二氧化铪层105b大的带隙。第一氧化铪层105a和第二氧化铪层105b可以具有大约6ev的带隙，并且晶种层106可以具有大约5.8ev的带隙。掺杂层104可以具有约8.8ev至约10.6ev的带隙。掺杂层104可以是不连续的。
电介质层叠层de12可以具有包括多个直接接触界面i1和i2的多层结构。多个直接接触界面i1和i2可以包括在第一氧化铪层105a与晶种层106之间的直接接触界面i1和在晶种层106与第二氧化铪层105b之间的直接接触界面i2。当晶种层106包括四方氧化锆时，第一氧化铪层105a和晶种层106的叠层可以被称为“h-z叠层”，并且晶种层106和第二氧化铪层105b的叠层可以被称为“z-h叠层”。直接接触界面i1可以位于h-z叠层中，并且直接接触界面i2可以位于z-h叠层中。电介质层叠层de12还可以包括第二氧化铪层105b和泄漏阻挡层107的直接接触界面(未示出)。第一氧化铪层105a和第二氧化铪层105b的晶化可以通过与晶种层106直接接触的直接接触界面i1和i2来不断增长地促进。
参考图4a，第一氧化铪层105a(h)、由氧化锆(z)制成的晶种层106、由掺杂铝的氧化锆层(za)制成的掺杂层104以及第二氧化铪层105b(h)的叠层可以被称为“h-z-az-z-h叠层”。
参考图4b，电容器112b可以类似于图4a的电容器112a。在下文中，可以省略重复组件的详细描述。
电容器112b可以包括第一电极101、电介质层叠层de13、第二电极以及设置在电介质层叠层与第二电极102之间的热源层103。电介质层叠层de13可以包括基于氧化铪的电介质层hbl2和泄漏阻挡层107。基于氧化铪的电介质层hbl2可以包括第一氧化铪层105a、第二氧化铪层105b和晶种层106。电介质层叠层de13还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。界面控制层108可以与图3的界面控制层108相同。
参考图4c，电容器112c可以类似于图4a的电容器112a。电容器112c可以包括第一电极101、电介质层叠层de14、第二电极以及设置在电介质层叠层与第二电极102之间的热源层103。在下文中，可以省略重复组件的详细描述。
电介质层叠层de14可以包括基于氧化铪的电介质层hbl3和泄漏阻挡层107。基于氧化铪的电介质层hbl3可以包括第一氧化铪层105a、第二氧化铪层105b和第一晶种层106a。基于氧化铪的电介质层hbl3还可以包括在第二氧化铪层105b与泄漏阻挡层107之间的第二晶种层106b。第一晶种层106a和第二晶种层106b可以由相同的材料制成。第一晶种层106a和第二晶种层106b中的每个可以具有四方晶体结构。第一晶种层106a和第二晶种层106b中的每个可以由四方氧化锆制成或包括四方氧化锆。第一晶种层106a可以是其中布置或嵌入有掺杂层104的四方氧化锆，并且第二晶种层106b可以由未掺杂的四方氧化锆制成或包括未掺杂的四方氧化锆。未掺杂的四方氧化锆不包括掺杂层104。第一晶种层106a可以具有比第二晶种层106b大的厚度，因此，相比于第二晶种层106b，第一晶种层106a可以占有电介质层叠层de14的更大部分。
如上所述，掺杂层104可以设置在第一晶种层106a内或嵌入在第一晶种层106a内，但是可以不形成在第二晶种层106b内。第一晶种层106a和第二晶种层106b可以不断增长地促进第二氧化铪层105b的晶化。
在一些实施例中，泄漏阻挡层107可以设置在第二晶种层106b内或嵌入在第二晶种层106b内。
当晶种层106包括四方氧化锆时，第一氧化铪层105a和第一晶种层106a的叠层以及第二氧化铪层105b和第二晶种层106b的叠层可以被称为“h-z叠层”，并且第一晶种层106a和第二氧化铪层105b的叠层可以被称为“z-h叠层”。直接接触界面i1可以位于h-z叠层中，并且直接接触界面i2可以位于z-h叠层中。第一氧化铪层105a和第二氧化铪层105b的晶化可以通过直接接触界面i1和i2而被不断增长地促进。
参考图4d，电容器112d可以类似于图4c的电容器112c。电容器112d可以包括第一电极101、电介质层叠层de15、第二电极以及设置在电介质层叠层de15与第二电极102之间的热源层103。在下文中，可以省略重复组件的详细描述。
电介质层叠层de15可以包括基于氧化铪的电介质层hbl3和泄漏阻挡层107。基于氧化铪的电介质层hbl3可以包括第一氧化铪层105a、第一晶种层106a、第二氧化铪层105b和第二晶种层106b。电介质层叠层de15还可包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
在图4c和图4d中，第一晶种层106a、第二晶种层106b和热源层103可以促进第一氧化铪层105a和第二氧化铪层105b的四方晶化。热源层103的形成可以提供低温热能，以将第一氧化铪层105a和第二氧化铪层105b晶化为四方晶体结构。第一氧化铪层105a和第二氧化铪层105b可以通过第一晶种层106a更容易地晶化成四方晶体结构。第二氧化铪层105b可以通过第二晶种层106b晶化为四方晶体结构。第二氧化铪层105b可以通过第一晶种层106a和第二晶种层106b晶化为四方晶体结构。
第一氧化铪层105a和第二氧化铪层105b两者都可以具有纯四方晶体结构。
在一些实施例中，第一氧化铪层105a可以具有纯四方晶体结构，并且第二氧化铪层105b可以具有四方晶体结构和单斜晶体结构。第一氧化铪层105a可以具有比第二氧化铪层105b高的介电常数。尽管第二氧化铪层105b具有比第一氧化铪层105a低的介电常数，但是第二氧化铪层105b可以具有比第一晶种层106a和第二晶种层106b高的介电常数。即使第二氧化铪层105b具有其中四方晶体结构和单斜晶体结构被混合的结构，四方晶体结构也可以主导第二氧化铪层105b，而不是单斜晶体结构。由于第一氧化铪层105a具有比第二氧化铪层105b大的厚度，因此四方晶体结构可以在电介质层叠层de14和de15中占优势。
在一些实施例中，在图4a至图4d中，图4a至图4d的第一氧化铪层105a和第二氧化铪层105b中的每个都可以包括掺杂剂。掺杂剂可以与掺杂层104的掺杂剂相同或不同。掺杂剂可以包括锶(sr)、镧(la)、钆(gd)、铝(al)、硅(si)、钇(y)、锆(zr)、铌(nb)、铋(bi)、锗(ge)、镝(dy)、钛(ti)、铈(ce)、镁(mg)或氮(n)中的至少一种。第一氧化铪层105a和第二氧化铪层105b中的每个可以具有掺杂的四方晶体结构。
参考图5a，电容器113a可以包括第一电极101、电介质层叠层de16、第二电极以及设置在电介质层叠层与第二电极102之间的热源层103。
电介质层叠层de16可以包括基于氧化铪的电介质层hbl4和泄漏阻挡层107。
基于氧化铪的电介质层hbl4可以包括第一氧化铪层115a、第一晶种层116a、第二氧化铪层115b、第二晶种层116b和第三氧化铪层115c的叠层。第一氧化铪层115a和第一晶种层116a可以彼此直接接触。第一氧化铪层115a可以与第一电极101直接接触，并且第一晶种层116a可以与第一氧化铪层115a直接接触。第二氧化铪层115b可以与第一晶种层116a直接接触。第二晶种层116b可以与第二氧化铪层115b和第三氧化铪层115c直接接触。直接接触界面i1可以位于第一氧化铪层115a与第一晶种层116a之间的叠层中。直接接触界面i2可以位于第一晶种层116a与第二氧化铪层115b之间的叠层中。直接接触界面i1可以位于第二氧化铪层115b与第二晶种层116b之间的叠层中。直接接触界面i2可以位于第二晶种层116b与第三氧化铪层115c之间的叠层中。
掺杂层104可以不被形成在第一晶种层116a中，而是嵌入在第二晶种层116b中。
第一晶种层116a可以具有比第二晶种层116b小的厚度。
第一氧化铪层115a可以具有比第二氧化铪层115b和第三氧化铪层115c大的厚度。在图5a的所描述的实施例的变化中，第一氧化铪层115a、第二氧化铪层115b和第三氧化铪层115c可以具有相同的厚度。
参考图5b，电容器113b可以类似于图5a的电容器113a。在下文中，可以省略重复组件的详细描述。
电容器113b可以包括第一电极101、电介质层叠层de17、第二电极以及设置在电介质层叠层de17与第二电极102之间的热源层103。电介质层叠层de17可以包括基于氧化铪的电介质层hbl4和泄漏阻挡层107。基于氧化铪的电介质层hbl4可以包括第一氧化铪层115a、第一晶种层116a、第二氧化铪层115b、第二晶种层116b和第三氧化铪层115c的叠层。电介质层叠层de17还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
在图5a和图5b中，第一晶种层116a、第二晶种层116b和热源层103可以促进第一氧化铪层115a、第二氧化铪层115b和第三氧化铪层115c的四方晶化。热源层103的形成可以提供低温热能，以将第一氧化铪层115a至第三氧化铪层115c晶化为四方晶体结构。第一氧化铪层115a和第二氧化铪层115b可以通过第一晶种层116a更容易地晶化成四方晶体结构。第二和第三氧化铪层115b和115c可以通过第二晶种层116b更容易地晶化为四方晶体结构。
第一氧化铪层105a和第二氧化铪层105b的晶化可以通过直接接触界面i1和i2不断增长地促进。
第一氧化铪层115a至第三氧化铪层115c中的全部可以具有纯四方晶体结构。在一些实施例中，第一氧化铪层115a和第二氧化铪层115b可以具有纯四方晶体结构，并且第三氧化铪层115c可以具有其中单斜晶体结构和四方晶体结构被混合的结构，其中四方晶体结构是第三氧化铪层115c的主导结构。在本文中所使用的术语“四方晶体结构是主导结构”意指：在第三氧化铪层115c中，当其由单斜晶体结构和四方晶体结构两者组成时，四方晶体结构可以至少为第三氧化铪层115c的全部材料的60％。
参考图5c，除了第三晶种层116c之外，电容器113c可以类似于图5a的电容器113a。在下文中，可以省略重复组件的详细描述。
电容器113c可以包括第一电极101、电介质层叠层de18、第二电极以及设置在电介质层叠层de18与第二电极102之间的热源层103。电介质层叠层de18可以包括基于氧化铪的电介质层hbl5和形成在基于氧化铪的电介质层hbl5上的泄漏阻挡层107。
基于氧化铪的电介质层hbl5可以包括第一氧化铪层115a、第一晶种层116a、第二氧化铪层115b、第二晶种层116b、第三氧化铪层115c和第三晶种层116c的叠层。
第三晶种层116c可以位于第三氧化铪层115c与泄漏阻挡层107之间。第一晶种层116a至第三晶种层116c可以由相同的材料制成。第一晶种层116a至第三晶种层116c可以具有四方晶体结构。第一晶种层116a至第三晶种层116c可以由四方氧化锆制成或包括四方氧化锆。第二晶种层116b可以是其中设置或嵌入掺杂层104的四方氧化锆，并且第一晶种层116a和第三晶种层116c可以由未掺杂的四方氧化锆制成或包括未掺杂的四方氧化锆。在此，未掺杂的四方氧化锆不包括掺杂层104。
如上所述，掺杂层104可以设置在第二晶种层116b内或嵌入在第二晶种层116b内，但是可以不形成在第一晶种层116a和第三晶种层116c中。可以通过第三晶种层116c和第二晶种层116b不断增长地促进第三氧化铪层115c的晶化。
在一些实施例中，泄漏阻挡层107可以设置在第三晶种层116c内或嵌入在第三晶种层116c内。
直接接触界面i1可以位于第一氧化铪层115a与第一晶种层116a之间的叠层中。直接接触界面i2可以位于第一晶种层116a与第二氧化铪层115b之间的叠层中。直接接触界面i1可以位于第二氧化铪层115b与第二晶种层116b之间的叠层中。直接接触界面i2可以位于第二晶种层116b与第三氧化铪层115c之间的叠层中。直接接触界面i1可以位于第三氧化铪层115c与第三晶种层116c之间的叠层中。第一氧化铪层115a、第二氧化铪层115b和第三氧化铪层115c的晶化可以通过直接接触界面i1和i2不断增长地促进。
参考图5d，除了附加界面控制层108之外，电容器113d可以类似于图5c的电容器113c。在下文中，可以省略重复组件的详细描述。
电容器113d可以包括第一电极101、电介质层叠层de19、第二电极102以及设置在电介质层叠层de19与第二电极102之间的热源层103。电介质层叠层de19可以包括基于氧化铪的电介质层hbl5和形成在基于氧化铪的电介质层hbl5上的泄漏阻挡层107。基于氧化铪的电介质层hbl5可以包括第一氧化铪层115a、第一晶种层116a、第二氧化铪层115b、第二晶种层116b、第三氧化铪层115c和第三晶种层116c的叠层。电介质层叠层de19还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
在一些实施例中，图5a至图5d的结构还可以包括在第一氧化铪层至第三氧化铪层105a、105b和105c的至少一个中的掺杂剂。在一些实施例中，图5a至图5d的结构还可以包括在第一氧化铪层至第三氧化铪层105a、105b和105c的每个中的掺杂剂。掺杂剂可以包括锶(sr)、镧(la)、钆(gd)、铝(al)、硅(si)、钇(y)、锆(zr)、铌(nb)、铋(bi)、锗(ge)、镝(dy)、钛(ti)、铈(ce)、镁(mg)、氮(n)中的至少一种。因此，在一些实施例中，第一氧化铪层至第三氧化铪层105a、105b和105c中的每个可以具有掺杂剂掺杂的四方晶体结构。
参考图6a，电容器114a可以包括第一电极101、电介质层叠层de20、第二电极102以及设置在电介质层叠层de20与第二电极102之间的热源层103。
电介质层叠层de20可以包括基于氧化铪的电介质层hbl6和形成在基于氧化铪的电介质层hbl6上的泄漏阻挡层107。基于氧化铪的电介质层hbl6可以包括第一晶种层116a、第一氧化铪层115a、第二晶种层116b和第二氧化铪层115b。第一晶种层116a可以与第一电极101直接接触。
第一晶种层116a和第二晶种层116b可以由相同的材料制成。第一晶种层116a和第二晶种层116b可以具有四方晶体结构。第一晶种层116a和第二晶种层116b可以由四方氧化锆制成或包括四方氧化锆。第一晶种层116a可以由未掺杂的四方氧化锆制成或包括未掺杂的四方氧化锆，并且第二晶种层116b可以包括其中设置或嵌入掺杂层104的四方氧化锆或由其制成。未掺杂的四方氧化锆不包括掺杂层104。
如上所述，掺杂层104可以设置在第二晶种层116b内或嵌入在第二晶种层116b内，但是可以不形成在第一晶种层116a内。第二氧化铪层115b的晶化可以通过第二晶种层116b来促进。第一晶种层116a和第二晶种层116b可以不断增长地促进第一氧化铪层115a的晶化。
在第一晶种层116a与第一氧化铪层115a之间，直接接触界面i2可以位于第一晶种层116a和第一氧化铪层115a的叠层中。在第一氧化铪层115a与第二晶种层116b之间，直接接触界面i1可以位于第一氧化铪层115a和第二晶种层116b的叠层中。在第二晶种层116b与第二氧化铪层115b之间，直接接触界面i2可以位于第二晶种层116b和第二氧化铪层115b的叠层中。
参考图6b，除了第三晶种层116c之外，电容器114b可以具有与图5a的结构相似的结构。具体地，电容器114b可以包括第一电极101、电介质层叠层de21、第二电极102以及设置在电介质层叠层de21与第二电极102之间的热源层103。
电介质层叠层de21可以包括基于氧化铪的电介质层hbl7和形成在基于氧化铪的电介质层hbl7上的泄漏阻挡层107。基于氧化铪的电介质层hbl7可以包括第一晶种层116a、第一氧化铪层115a、第二晶种层116b、第二氧化铪层115b和第三晶种层116c。
第一晶种层116a、第二晶种层116b和第三晶种层116c可以由相同的材料形成。第一晶种层至第三晶种层161a、116b和116c可以具有四方晶体结构。
第一晶种层至第三晶种层116a、116b和116c可以由四方氧化锆制成或包括四方氧化锆。第二晶种层116b可以包括其中设置或嵌入掺杂层104的四方氧化锆或由其制成，并且第一晶种层116a和第三晶种层116c可以由未掺杂的四方氧化锆制成或包括未掺杂的四方氧化锆。未掺杂的四方氧化锆不包括掺杂层104。
如上所述，掺杂层104可以设置在第二晶种层116b内或嵌入在第二晶种层116b内，但是可以不形成在第一晶种层116a和第三晶种层116c中。可以通过第一晶种层116a和第二晶种层116b促进第一氧化铪层115a的晶化。可以通过第二晶种层116b和第三晶种层116c可以不断增长地促进第二氧化铪层115b的晶化。
在一些实施例中，泄漏阻挡层107可以设置在第三晶种层116c内或嵌入在第三晶种层116c内。
直接接触界面i2可以位于第一晶种层116a与第一氧化铪层115a之间的叠层中。直接接触界面i1可以位于第一氧化铪层115a与第二晶种层116b之间的叠层中。直接接触界面i2可以位于第二晶种层116b与第二氧化铪层115b之间的叠层中。直接接触界面i1可以位于第二氧化铪层115b与第三晶种层116c之间的叠层中。
在一些实施例中，图6a和图6b的电介质层叠层de20和de21中的每个都还可以包括在泄漏阻挡层107与热源层103之间的界面控制层(未示出)。界面控制层可以对应于在上述实施例中的界面控制层108。
参考图7a，电容器115可以包括第一电极101、电介质层叠层de22′、第二电极102以及设置在电介质层叠层de22′与第二电极102之间的热源层103。参考上述实施例，提供了第一电极101、泄漏阻挡层107、热源层103和第二电极102的说明。
电介质层叠层de22′可以包括基于氧化铪的电介质层hbl8′和泄漏阻挡层107。基于氧化铪的电介质层hbl8可以包括晶种层206、氧化铪层205和掺杂层204。
晶种层206可以与第一电极101和氧化铪层205直接接触，并且因此有效地将氧化铪层205晶化为四方晶体结构。
直接接触界面i2可以位于晶种层206与氧化铪层205之间的叠层中。
电介质层叠层de22′可以包括其中氧化铪层205和晶种层206彼此直接接触的多层结构。电介质层叠层de22可以包括一个或更多个直接接触界面。
电介质层叠层de22′可以具有包括直接接触界面i2的多层结构，在该直接接触界面i2处氧化铪层205和晶种层206彼此直接接触。当晶种层206包括四方氧化锆时，晶种层206和氧化铪层205的叠层可以被称为“z-h叠层”。直接接触界面i2可以位于z-h叠层中。晶种层206和氧化铪层205之间的直接接触界面i2可以是四方晶体结构之间的直接接触界面。
氧化铪层205可以具有纯四方晶体结构。
电介质层叠层de22′还可以包括掺杂层204。掺杂层204可以不断增长地促进氧化铪层205的晶化，并且不断增长地抑制电介质层叠层de22′的泄漏电流。掺杂层204可以是超薄的，并且可以设置在氧化铪层205之内或嵌入在其中。掺杂层204可以不分离氧化铪层205的晶粒。换句话说，掺杂层204可以不分离氧化铪层205的四方晶体结构。可以通过用掺杂剂掺杂氧化铪层205来形成掺杂层204。掺杂层204可以与直接接触界面i2间隔开以嵌入氧化铪层205中。
当氧化铪层205包括四方氧化铪时，掺杂层204可以包括掺杂有掺杂剂的四方氧化铪。在一个实施例中，掺杂层204的掺杂剂可以包括铝(al)或铍(be)。例如，掺杂层204可以包括掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。
氧化铪层205可以通过晶种层206和热源层103晶化为四方晶体结构。
掺杂层204可以具有比晶种层206和氧化铪层205高的带隙。
以这种方式，不仅掺杂层204可以进一步促进氧化铪层205的晶化，而且掺杂层204的高带隙可以抑制电容器115的泄漏电流。
泄漏阻挡层107可以形成在氧化铪层205与热源层103之间。在一个实施例中，泄漏阻挡层107可以包括氧化铝或氧化铍。
在一些实施例中，泄漏阻挡层107可以被设置在氧化铪层205的上表面内或嵌入其中。泄漏阻挡层107可以包括掺杂铝的氧化铪或掺杂铍的氧化铪。
图7b是氧化铪层205的详细示图。
参考图7b，掺杂层204可以被设置在氧化铪层205内或嵌入其中。可以将其中设置或嵌入掺杂层204的氧化铪层205定义为未掺杂的下部氧化铪层205l、掺杂层204和未掺杂的上部氧化铪层205u。未掺杂的下部氧化铪层205l、掺杂层204和未掺杂的上部氧化铪层205u中的每个可以具有四方晶体结构。未掺杂的下部氧化铪层205l、掺杂层204和未掺杂的上部氧化铪层205u可以包括不分离而是连续的晶粒205g。掺杂层204可以不分离未掺杂的下部氧化铪层205l的晶粒205g和未掺杂的上部氧化铪层205u的晶粒205g。未掺杂的下部氧化铪层205l可以具有比未掺杂的上部氧化铪层205u大的厚度(t21>t22)，并且掺杂层204的厚度可以比未掺杂的上部氧化铪层205u和未掺杂的下部氧化铪层205l小得多。掺杂层204可以位于未掺杂的下部氧化铪层205l与未掺杂的上部氧化铪层205u之间，并且具有不使未掺杂的下部氧化铪层205l的晶粒205g和未掺杂的上部氧化铪层205u的晶粒205g分离的超薄厚度。在一些实施例中，未掺杂的下部氧化铪层205l和未掺杂的上部氧化铪层205u可以具有相同的厚度。在一些实施例中，未掺杂的下部氧化铪层205l的厚度可以小于未掺杂的上部氧化铪层205u。
在一些实施例中，掺杂层204可以包括具有超小且不连续厚度的氧化铝层。超小且不连续的厚度可以表示不使未掺杂的下部氧化铪层205l的晶粒205g和未掺杂的上部氧化铪层205u的晶粒205g分离的厚度。
未掺杂的下部氧化铪层205l和未掺杂的上部氧化铪层205u中的每个可以是未掺杂的四方氧化铪，并且掺杂层204可以是掺杂的四方氧化铪。掺杂层204可以包括作为掺杂剂的铝或铍。
如上所述，尽管掺杂层204包括掺杂剂，但是掺杂层204可以不是掺杂剂的氧化物层。例如，掺杂层204可以是掺杂铝的四方氧化铪而不是氧化铝(al2o3)层。另外，掺杂层204可以是掺杂铍的四方氧化铪而不是氧化铍层。
未掺杂的下部氧化铪层205l、掺杂层204和未掺杂的上部氧化铪层205u可以分别被称为第一氧化铪层、掺杂铝的氧化铪层和第二氧化铪层。其中设置或嵌入掺杂层204的氧化铪层205可以包括“h-ah-h叠层”，其中第一氧化铪层、掺杂铝的氧化铪层和第二氧化铪层被顺序地层叠。
参考图8a，电容器115a可以包括第一电极101、电介质层叠层de22、第二电极102以及设置在电介质层叠层de22与第二电极102之间的热源层103。可以参考上述实施例提供第一电极101、泄漏阻挡层107、热源层103和第二电极102的说明。
电介质层叠层de22可以包括基于氧化铪的电介质层hbl8和泄漏阻挡层107。基于氧化铪的电介质层hbl8可以包括第一晶种层206a、氧化铪层205、掺杂层204和第二晶种层206b。掺杂层204可以设置在氧化铪层205内或嵌入在氧化铪层205内。
第一晶种层206a和第二晶种层206b可以与氧化铪层205直接接触，并因此有效地将氧化铪层205晶化为四方晶体结构。
直接接触界面i2可以位于第一晶种层206a与氧化铪层205之间的叠层中。直接接触界面i1可以位于氧化铪层205与第二晶种层206b之间的叠层中。
电介质层叠层de22可以包括多层结构，其中氧化铪层205与第一晶种层206a和第二晶种层206b彼此直接接触。电介质层叠层de22可以包括一个或更多个直接接触界面。
电介质层叠层de22可以具有包括直接接触界面i1和i2的多层结构，在直接接触界面i1和i2处氧化铪层205与第一晶种层206a和第二晶种层206b分别彼此直接接触。当第一晶种层206a包括四方氧化锆时，第一晶种层206a和氧化铪层205的叠层可以被称为“z-h叠层”，并且氧化铪层205和第二晶种层206b的叠层可以被称为“h-z叠层”。直接接触界面i2可以位于z-h叠层中，并且直接接触界面i1可以位于h-z叠层中。直接接触界面i1和i2的每个可以是四方晶体结构之间的直接接触界面。
氧化铪层205可以具有纯四方晶体结构。
电介质层叠层de22还可以包括掺杂层204。掺杂层204可以不断增长地促进氧化铪层205的晶化，并不断增长地抑制电介质层叠层de22的泄漏电流。掺杂层204可以是超薄的并且可以被嵌入氧化铪层205中。掺杂层204可以不分离氧化铪层205的晶粒。换句话说，掺杂层204可以不分离氧化铪层205的四方晶体结构。可以通过用掺杂剂掺杂氧化铪层205来形成掺杂层204。
当氧化铪层205包括四方氧化铪时，掺杂层204可以包括掺杂有掺杂剂的四方氧化铪。在一个实施例中，掺杂层204的掺杂剂可以包括铝(al)或铍(be)。例如，掺杂层204可以包括掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。
氧化铪层205可以通过第一和第二晶种层206a和206b以及热源层103晶化为四方晶体结构。
掺杂层204可以具有比第一晶种层206a和第二晶种层206b以及氧化铪层205高的带隙。
以这种方式，不仅掺杂层204可以不断增长地促进氧化铪层205的晶化，而且掺杂层204的高带隙可以抑制电容器115a的泄漏电流。
泄漏阻挡层107可以被形成在第二晶种层206b与热源层103之间。在一个实施例中，泄漏阻挡层107可以包括氧化铝或氧化铍。
在一些实施例中，泄漏阻挡层107可以设置在第二晶种层206b的上表面内或嵌入在其中。在一个实施例中，泄漏阻挡层107可以由掺杂铝的氧化锆或掺杂铍的氧化锆制成或包括掺杂铝的氧化锆或掺杂铍的氧化锆。
参考图8b，电容器115b可以类似于图8a的电容器115a。在下文中，可以省略重复组件的详细描述。
电容器115b可以包括第一电极101、电介质层叠层de23、第二电极102以及设置在电介质层叠层de23与第二电极102之间的热源层103。电介质层叠层de23可以包括基于氧化铪的电介质层hbl8和形成在基于氧化铪的电介质层上的泄漏阻挡层107。电介质层叠层de23还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
参考图8c，电容器115c可以类似于图8a的电容器115a。在下文中，可以省略重复部件的详细描述。
电容器115c可以包括第一电极101、电介质层叠层de24、第二电极以及设置在电介质层叠层与第二电极102之间的热源层103。电介质层叠层de24可以包括基于氧化铪的电介质层hbl9和形成在基于氧化铪的电介质层上的泄漏阻挡层107。
基于氧化铪的电介质层hbl9可以包括第一晶种层206a、第一氧化铪层205a、掺杂层204、第二晶种层206b和第二氧化铪层205b。第二氧化铪层205b可以位于第二晶种层206b与泄漏阻挡层107之间。直接接触界面i2可以位于第一晶种层206a与第一氧化铪层205a之间的叠层中。直接接触界面i1可以位于第一氧化铪层205a与第二晶种层206b之间的叠层中。直接接触界面i2可以位于第二晶种层206b与第二氧化铪层205b之间的叠层中。
第一氧化铪层205a和第二氧化铪层205b可以由相同的材料形成。第一氧化铪层205a和第二氧化铪层205b可以具有四方晶体结构。第一氧化铪层205a和第二氧化铪层205b可以包括四方氧化铪。第一氧化铪层205a可以包括其中设置或嵌入掺杂层204的四方氧化铪，而第二氧化铪层205b可以包括未掺杂的四方氧化铪。在未掺杂的四方氧化铪中不存在掺杂层204。
如上所述，掺杂层204可以设置在第一氧化铪层205a内或嵌入在其中，但可以不形成在第二氧化铪层205b中。第二氧化铪层205b可以极大地增大电介质层叠层de24的电容。
参考图8d，除了界面控制层108之外，电容器115d可以类似于图8c的电容器115c。在下文中，可以省略重复组件的详细描述。
电容器115d可以包括第一电极101、电介质层叠层de25、第二电极102以及设置在电介质层叠层de25与第二电极102之间的热源层103。电介质层叠层de25可以包括基于氧化铪的电介质层hbl9和形成在基于氧化铪的电介质层hbl9上的泄漏阻挡层107。
基于氧化铪的电介质层hbl9可以包括第一晶种层206a、具有嵌入其中的掺杂层204的第一氧化铪层205a、第二晶种层206b和第二氧化铪层205b。电介质层叠层de25还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
参考图9a，电容器116a可以包括第一电极101、电介质层叠层de26、第二电极102以及设置在电介质层叠层de26与第二电极102之间的热源层103。
电介质层叠层de26可以包括基于氧化铪的电介质层hbl10和形成在基于氧化铪的电介质层hbl10上的泄漏阻挡层107。
基于氧化铪的电介质层hbl10可以包括第一晶种层216a、第一氧化铪层215a、第二晶种层216b、具有掺杂层204嵌入其中的第二氧化铪层215b和第三晶种层216c的叠层。
第一氧化铪层215a可以包括未掺杂的四方氧化铪。第一氧化铪层215a可以具有比第二氧化铪层215b小的厚度。
第一晶种层216a和第一氧化铪层215a可以彼此直接接触。第一晶种层216a可以与第一电极101和第一氧化铪层215a直接接触。第二氧化铪层215b可以与第二晶种层216b和第三晶种层216c直接接触。第二氧化铪层215b可以与第二晶种层216b直接接触。直接接触界面i2可以位于第一晶种层216a与第一氧化铪层215a之间的叠层中。直接接触界面i1可以位于第一氧化铪层215a与第二晶种层216b之间的叠层中。直接接触界面i2可以位于第二晶种层216b与第二氧化铪层215b之间的叠层中。直接接触界面i1可以位于第二氧化铪层215b与第三晶种层216c之间的叠层中。
参考图9b，除了附加的界面控制层108之外，电容器116b可以类似于图9a的电容器116a。在下文中，可以省略重复组件的详细描述。
电容器116b可以包括第一电极101、电介质层叠层de27、第二电极以及设置在电介质层叠层de27与第二电极102之间的热源层103。电介质层叠层de27可以包括基于氧化铪的电介质层hbl10和形成在基于氧化铪的电介质层hbl10上的泄漏阻挡层107。基于氧化铪的电介质层hbl10可以包括第一晶种层216a、第一氧化铪层215a、第二晶种层216b、第二氧化铪层215b、掺杂层204和第三晶种层216c的叠层。电介质层叠层de27还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
参考图9c，除了附加的第三氧化铪层215c之外，电容器116c可以类似于图9a的电容器116a。在下文中，可以省略重复组件的详细描述。
电容器116c可以包括第一电极101、电介质层叠层de28、第二电极102以及设置在电介质层叠层de28与第二电极102之间的热源层103。电介质层叠层de28可以包括基于氧化铪的电介质层hbl11和形成在基于氧化铪的电介质层hbl11上的泄漏阻挡层107。基于氧化铪的电介质层hbl11可以包括第一晶种层216a、第一氧化铪层215a、第二晶种层216b、具有嵌入其中的掺杂层204的第二氧化铪层215b、第三晶种层216c和第三氧化铪层215c的叠层。第三氧化铪层215c可以位于第三晶种层216c与泄漏阻挡层107之间。
直接接触界面i2可以位于第一晶种层216a与第一氧化铪层215a之间的叠层中。直接接触界面i1可以位于第一氧化铪层215a与第二晶种层216b之间的叠层中。直接接触界面i2可以位于第二晶种层216b与第二氧化铪层215b之间的叠层中。直接接触界面i1可以位于第二氧化铪层215b与第三晶种层216c之间的叠层中。直接接触界面i2可以位于第三晶种层216c与第三氧化铪层215c之间的叠层中。
第一氧化铪层215a、第二氧化铪层215b和第三氧化铪层215c可以由相同的材料形成。第一氧化铪层215a、第二氧化铪层215b和第三氧化铪层215c可以具有四方晶体结构。第一氧化铪层215a、第二氧化铪层215b和第三氧化铪层215c可以包括四方氧化铪。第一氧化铪层215a和第三氧化铪层215c可以包括未掺杂的四方氧化铪。在未掺杂的四方氧化铪中不存在掺杂层204。
如上所述，掺杂层204可以设置在第二氧化铪层215b内或嵌入其中，但可以不形成在第一氧化铪层215a和第三氧化铪层215c中。第三氧化铪层215c可以极大地增大电介质层叠层de28的电容。
参考图9d，除了附加的界面控制层108之外，电容器116d可以类似于图9c的电容器116c。在下文中，可以省略重复组件的详细描述。
电容器116d可以包括第一电极101、电介质层叠层de29、第二电极102以及设置在电介质层叠层de29与第二电极102之间的热源层103。电介质层叠层de29可以包括基于氧化铪的电介质层hbl11和形成在基于氧化铪的电介质层上的泄漏阻挡层107。基于氧化铪的电介质层hbl11可以包括第一晶种层216a、第一氧化铪层215a、第二晶种层216b、具有嵌入其中的掺杂层204的第二氧化铪层215b、第三晶种层216c和第三氧化铪层215c的叠层。第三氧化铪层215c可以位于第三晶种层216c与泄漏阻挡层107之间。
电介质层叠层de29还可以包括设置在泄漏阻挡层107与热源层103之间的界面控制层108。
参考图10a，电容器117a可以包括第一电极101、电介质层叠层de30、第二电极102以及设置在电介质层叠层de30与第二电极102之间的热源层103。电介质层叠层de30可以包括基于氧化铪的电介质层hbl12和形成在基于氧化铪的电介质层hbl12上的泄漏阻挡层107。基于氧化铪的电介质层hbl12可以包括第一氧化铪层225a、第一晶种层226a、第二氧化铪层225b和第二晶种层226b。第一氧化铪层225a可以位于第一电极101与第一晶种层226a之间。
直接接触界面i1可以位于第一氧化铪层225a与第一晶种层226a之间的叠层中。直接接触界面i2可以位于第一晶种层226a与第二氧化铪层225b之间的叠层中。直接接触界面i1可以位于第二氧化铪层225b与第二晶种层226b之间的叠层中。
第一氧化铪层225a和第二氧化铪层225b可以由相同的材料形成。第一氧化铪层225a和第二氧化铪层225b可以具有四方晶体结构。第一氧化铪层225a和第二氧化铪层225b可以包括四方氧化铪。第一氧化铪层225a可以包括未掺杂的四方氧化铪。在未掺杂的四方氧化铪中不存在掺杂层204。
掺杂层204可以设置在第二氧化铪层225b内或嵌入其中，但是可以不形成在第一氧化铪层225a中。第二氧化铪层225b可以具有比第一氧化铪层225a大的厚度。
参考图10b，除了第三氧化铪层225c之外，电容器117b可以类似于图10a的电容器117a。在下文中，可以省略重复组件的详细描述。
电容器117b可以包括第一电极101、电介质层叠层de31、第二电极以及设置在电介质层叠层de31与第二电极102之间的热源层103。电介质层叠层de31可以包括基于氧化铪的电介质层hbl13和形成在基于氧化铪的电介质层上的泄漏阻挡层107。基于氧化铪的电介质层hbl13可以包括第一氧化铪层225a、第一晶种层226a、第二氧化铪层225b、第二晶种层226b和第三氧化铪层225c。第三氧化铪层225c可以位于第二晶种层226b与泄漏阻挡层107之间。
直接接触界面i1可以位于第一氧化铪层225a与第一晶种层226a之间的叠层中。直接接触界面i2可以位于第一晶种层226a与第二氧化铪层225b之间的叠层中。直接接触界面i1可以位于第二氧化铪层225b与第二晶种层226b之间的叠层中。直接接触界面i2可以位于第二晶种层226b与第三氧化铪层225c之间的叠层中。
第一氧化铪层225a、第二氧化铪层225b和第三氧化铪层225c可以由相同的材料形成。第一氧化铪层225a、第二氧化铪层225b和第三氧化铪层225c可以具有四方晶体结构。第一氧化铪层225a、第二氧化铪层225b和第三氧化铪层225c可以包括四方氧化铪。第一和第三氧化铪层225a和225c可以包括未掺杂的四方氧化铪。在未掺杂的四方氧化铪中不存在掺杂层204。
掺杂层204可以设置在第二氧化铪层225b内或嵌入在其中，但是可以不形成在第一氧化铪层225a和第三氧化铪层225c中。
在一些实施例中，图10a和图10b的结构还可以包括在泄漏阻挡层107与热源层103之间的界面控制层(未示出)。
参考图11a，电容器118a可以包括第一电极101、电介质层叠层de32、第二电极102以及设置在电介质层叠层de32与第二电极102之间的热源层103。
电介质层叠层de32可以包括基于氧化铪的电介质层hbl14和形成在基于氧化铪的电介质层hbl14上的泄漏阻挡层107。基于氧化铪的电介质层hbl14可以包括第一晶种层236a、第一氧化铪层235a、掺杂层234、第二晶种层236b和第二氧化铪层235b。当第一晶种层236a和第二晶种层236b包括四方氧化锆时，第一晶种层236a和第一氧化铪层235a可以是第一z-h叠层，并且第二晶种层236b和第二氧化铪层235b可以是第二z-h叠层。因此，基于氧化铪的电介质层hbl14可以包括第一z-h叠层、第二z-h叠层以及在第一z-h叠层与第二z-h叠层之间的掺杂层234。
直接接触界面i2可以位于第一晶种层236a与第一氧化铪层235a之间的叠层中。直接接触界面i2可以位于第二晶种层236b与第二氧化铪层235b之间的叠层中。直接接触界面i1可以位于第一氧化铪层235a与第二晶种层236b之间的叠层中。
掺杂层234可以位于第一氧化铪层235a与第二晶种层236b之间。换句话说，掺杂层234可以不使第一氧化铪层235a的晶粒和第二晶种层236b的晶粒分离。第一氧化铪层235a和第二晶种层236b可以具有相同的厚度，并且掺杂层234可以具有比第一氧化铪层235a和第二晶种层236b小得多的厚度。
掺杂层234可以设置在第二晶种层236b内或嵌入在其中。换句话说，掺杂层234可以设置在第二晶种层236b的与第一氧化铪层235a接触的最下表面内或嵌入在其中。掺杂层234可以与直接接触界面i1接触以被嵌入第二晶种层236b中。掺杂层234可以是掺杂铝的四方氧化锆或掺杂铍的四方氧化锆。
在一些实施例中，掺杂层234可以设置在第一氧化铪层235a的最上表面内或嵌入在其中。因此，掺杂层234可以是掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。掺杂层234可以与直接接触界面i1接触以被嵌入第一氧化铪层235a中。
参考图11b，电容器118b可以包括第一电极101、电介质层叠层de33、第二电极以及设置在电介质层叠层de33与第二电极102之间的热源层103。
电介质层叠层de33可以包括基于氧化铪的电介质层hbl15和形成在基于氧化铪的电介质层hbl15上的泄漏阻挡层107。基于氧化铪的电介质层hbl15可以包括第一氧化铪层245a、第一晶种层246a、第二氧化铪层245b、掺杂层234、第二晶种层246b和第三氧化铪层245c。当第一晶种层246a和第二晶种层246b包括四方氧化锆时，第一晶种层246a和第二氧化铪层245b可以是第一z-h叠层，并且第二晶种层246b和第三氧化铪层245c可以是第二z-h叠层。因此，基于氧化铪的电介质层hbl15可以包括第一氧化铪层245a、第一z-h叠层、第二z-h叠层以及在第一z-h叠层与第二z-h叠层之间的掺杂层234。
直接接触界面i1可以位于第一氧化铪层245a与第一晶种层246a之间的叠层中。直接接触界面i2可以位于第一晶种层246a与第二氧化铪层245b之间的叠层中。直接接触界面i2可以位于第二晶种层246b与第三氧化铪层245c之间的叠层中。直接接触界面i1可以位于第二氧化铪层245b与第二晶种层246b之间的叠层中。
第一氧化铪层245a可以位于第一电极101与第一晶种层246a之间。
掺杂层234可以位于第二氧化铪层245b与第二晶种层246b之间。换句话说，掺杂层234可以不使第二氧化铪层245b的晶粒和第二晶种层246b的晶粒分离。
掺杂层234可以设置在第二晶种层246b内或嵌入在其中。换句话说，掺杂层234可以设置在第二晶种层246b的与第二氧化铪层245b接触的最下表面内或嵌入在其中。因此，掺杂层234可以是掺杂铝的四方氧化锆或掺杂铍的四方氧化锆。
在一些实施例中，掺杂层234可以设置在第二氧化铪层245b的最上表面内或嵌入在其中。因此，掺杂层234可以是掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。
参考图11c，电容器118c可以包括第一电极101、电介质层叠层de34、第二电极102以及设置在电介质层叠层de34与第二电极102之间的热源层103。
电介质层叠层de34可以包括基于氧化铪的电介质层hbl16和形成在基于氧化铪的电介质层hbl16上的泄漏阻挡层107。基于氧化铪的电介质层hbl16可以包括第一氧化铪层245a、第一晶种层246a、第二氧化铪层245b、掺杂层234、第二晶种层246b、第三氧化铪层245c、第三氧化铪层245c和第三晶种层246c。当第一晶种层至第三晶种层246a、246b和246c包括四方氧化锆时，第一晶种层246a和第二氧化铪层245b可以是第一z-h叠层，并且第二晶种层246b和第三氧化铪层245c可以是第二z-h叠层。因此，基于氧化铪的电介质层hbl16可以包括第一氧化铪层245a、第一z-h叠层、掺杂层234、第二z-h叠层和第三晶种层246c的叠层。
直接接触界面i1可以位于第一氧化铪层245a与第一晶种层246a之间的叠层中。直接接触界面i2可以位于第一晶种层246a与第二氧化铪层245b之间的叠层中。直接接触界面i2可以位于第二晶种层246b与第三氧化铪层245c之间的叠层中。直接接触界面i1可以位于第三氧化铪层245c与第三晶种层246c之间的叠层中。直接接触界面i1可以位于第二氧化铪层245b与第二晶种层246b之间的叠层中。
第三晶种层246c可以位于第三氧化铪层245c与泄漏阻挡层107之间。
掺杂层234可以位于第二氧化铪层245b与第二晶种层246b之间。换句话说，掺杂层234可以不使第二氧化铪层245b的晶粒和第二晶种层246b的晶粒分离。
掺杂层234可以设置在第二晶种层246b内或嵌入在其中。换句话说，掺杂层234可以设置在第二晶种层246b的与第二氧化铪层245a接触的最下表面内或嵌入在其中。因此，掺杂层234可以是掺杂铝的四方氧化锆或掺杂铍的四方氧化锆。
在一些实施例中，掺杂层234可以设置在第二氧化铪层245b的最上表面内或嵌入在其中。因此，掺杂层234可以是掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。
在一些实施例中，图11a至图11c的结构还可以包括形成在泄漏阻挡层107与热源层103之间的界面控制层(未示出)。
参考图12a，电容器119a可以包括第一电极101、电介质层叠层de35、第二电极102以及设置在电介质层叠层de35与第二电极102之间的热源层103。
电介质层叠层de35可以包括基于氧化铪的电介质层hbl17和形成在基于氧化铪的电介质层hbl17上的泄漏阻挡层107。基于氧化铪的电介质层hbl17可以包括第一氧化铪层255a、第一晶种层256a、掺杂层254、第二氧化铪层255b和第二晶种层256b。当第一晶种层256a和第二晶种层256b包括四方氧化锆时，第一氧化铪层255a和第一晶种层256a可以是第一h-z叠层，并且第二氧化铪层255b和第二晶种层256b可以是第二h-z叠层。因此，基于氧化铪的电介质层hbl17可以包括第一h-z叠层、第二h-z叠层以及在第一h-z叠层与第二h-z叠层之间的掺杂层254。
直接接触界面i1可以位于第一氧化铪层255a与第一晶种层256a之间的叠层中。直接接触界面i1可以位于第二氧化铪层255b与第二晶种层256b之间的叠层中。直接接触界面i2可以位于第一晶种层256a与第二氧化铪层255b之间的叠层中。
掺杂层254可以位于第一晶种层256a与第二氧化铪层255b之间。换句话说，掺杂层254可以不使第一晶种层256a的晶粒和第二氧化铪层255b的晶粒分离。第一晶种层256a和第二氧化铪层255b可以具有相同的厚度，并且掺杂层254可以具有比第一晶种层256a和第二氧化铪层255b小得多的厚度。
掺杂层254可以设置在第一晶种层256a内或嵌入在其中。换句话说，掺杂层254可以设置在第一晶种层256a的与第二氧化铪层255b接触的最上表面内或嵌入在其中。因此，掺杂层254可以是掺杂铝的四方氧化锆或掺杂铍的四方氧化锆。
在一些实施例中，掺杂层254可以设置在第二氧化铪层255b的最下表面内或嵌入在其中。因此，掺杂层254可以是掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。
参考图12b，电容器119b可以包括第一电极101、电介质层叠层de36、第二电极102以及设置在电介质层叠层de36与第二电极102之间的热源层103。
电介质层叠层de36可以包括基于氧化铪的电介质层hbl18和形成在基于氧化铪的电介质层hbl18上的泄漏阻挡层107。基于氧化铪的电介质层hbl18可以包括第一晶种层266a、第一氧化铪层265a、第二晶种层266b、掺杂层254、第二氧化铪层265b、第二晶种层266b和第三氧化铪层265c。当第一晶种层266a、第二晶种层266b和第三晶种层266c包括四方氧化锆时，第一氧化铪层265a和第二晶种层266b可以是第一h-z叠层，并且第二氧化铪层265b和第三晶种层266c可以是第二h-z叠层。因此，基于氧化铪的电介质层hbl18可以包括第一晶种层266a、第一h-z叠层、掺杂层254、第二h-z叠层和第三氧化铪层265c。
直接接触界面i2可以位于第一晶种层266a与第一氧化铪层265a之间的叠层中。直接接触界面i1可以位于第一氧化铪层265a与第二晶种层266b之间的叠层中。直接接触界面i1可以位于第二氧化铪层265b与第三晶种层266c之间的叠层中。直接接触界面i2可以位于第二晶种层266b与第三氧化铪层265c之间的叠层中。直接接触界面i2可以位于第二晶种层266b与第二氧化铪层265b之间的叠层中。
掺杂层254可以位于第一晶种层256a与第二氧化铪层255b之间。换句话说，掺杂层254可以不使第一晶种层256a的晶粒和第二氧化铪层255b的晶粒分离。
掺杂层254可以设置在第二晶种层266b内或嵌入在其中。换句话说，掺杂层254可以设置在第二晶种层266b的与第二氧化铪层265b接触的顶表面内或嵌入在其中。因此，掺杂层254可以是掺杂铝的四方氧化锆或掺杂铍的四方氧化锆。
在一些实施例中，掺杂层254可以设置在第二氧化铪层265b的底表面内或嵌入在其中。因此，掺杂层254可以是掺杂铝的四方氧化铪或掺杂铍的四方氧化铪。
在一些实施例中，图12a和图12b的结构还可以包括形成在泄漏阻挡层107与热源层103之间的界面控制层(未示出)。
参考图13a，电容器120a可以包括第一电极101、电介质层叠层de37、第二电极102以及设置在电介质层叠层de37与第二电极102之间的热源层103。
电介质层叠层de37可以包括互混材料imh和形成在互混材料imh上的泄漏阻挡层107。互混材料imh可以是其中互混有四方氧化铪层和晶种层的化合物，作为基于氧化铪的电介质层。例如，互混材料imh可以包括其中互混有四方氧化铪和四方氧化锆的锆铪氧化物(hfxzr1-xo，x＝0.1至0.9)。互混材料imh可以具有纯四方晶体结构。
在一个实施例中，图13a的电介质层叠层de37还可以包括形成在泄漏阻挡层107与热源层103之间的界面控制层(未示出)。界面控制层可以对应于上述实施例中所示的界面控制层108。
参考图13b，电容器120b可以包括第一电极101、电介质层叠层de38、第二电极102以及设置在电介质层叠层de38与第二电极102之间的热源层103。
电介质层叠层de38可以包括第一互混材料imh1和第二互混材料imh2。第一互混材料imh1和第二互混材料imh2中的每个可以是其中互混有四方氧化铪层和晶种层的化合物。例如，第一互混材料imh1和第二互混材料imh2中的每个可以包括其中互混有四方氧化铪层和四方氧化锆的锆铪氧化物(hfxzr1-xo，x＝0.1至0.9)。第一互混材料imh1和第二互混材料imh2可以具有纯四方晶体结构。
电介质层叠层de38还可以包括在第一互混材料imh1与第二互混材料imh2之间的第一泄漏阻挡层107a。电介质层叠层de38还可以包括在第二互混材料imh2与热源层103之间的第二泄漏阻挡层107b。第一泄漏阻挡层107a和第二泄漏阻挡层107b可以由相同的材料形成。第一泄漏阻挡层107a和第二泄漏阻挡层107b的厚度可以比第一互混材料imh1和第二互混材料imh2的厚度小得多。第一泄漏阻挡层107a和第二泄漏阻挡层107b中的每个可以包括含铝材料或含铍材料。
在一个实施例中，图13b的电介质层叠层de38还可以包括在第二泄漏阻挡层107b与热源层103之间的界面控制层(未示出)。界面控制层可以对应于上述实施例中的界面控制层108。
图14a和图14b是示出用于形成电容器的方法的示例的截面图。
参考图14a，可以在衬底10上形成第一电极11，并且可以在第一电极11上形成初始氧化铪层12′。可以通过第一原子层沉积(ald)工艺来沉积初始氧化铪层12′。例如，在其上形成有第一电极11的衬底10被装载到原子层沉积室中之后，可以在初始氧化铪层12′上执行沉积工艺。
初始氧化铪层12′可以包括非晶结构、单斜晶体结构或混合晶体结构，其中，非晶结构和单斜晶体结构被均匀或不均匀地混合。
如上所述，初始氧化铪层12′可以被形成为具有非四方晶体结构。
随后，可以在初始氧化铪层12′上形成晶种层13。晶种层13可以包括氧化锆。晶种层13可以通过第二ald工艺形成。晶种层13可以具有比初始氧化铪层12′大的厚度。如以上实施例中所述，可以在晶种层13中嵌入或不嵌入掺杂层。
在形成晶种层13之后，初始氧化铪层12′可以维持初始晶体结构而没有相变。取决于晶种层13的沉积温度，初始氧化铪层12′可以不被晶化为四方晶体结构。
如图14b所示，可以在晶种层13上形成热源层14。热源层14可以在初始氧化铪层12′可以被晶化为四方晶体结构的温度下形成。热源层14可以携带足以提供初始氧化铪层12′的相变的热能。热源层14可以在大约500℃或更低的低温下通过第三ald工艺来形成。例如，当沉积热源层14时，可以向衬底10提供低温热能，并且由于存在晶种层13以及提供给衬底10的低温热能，初始氧化铪层12′可以被晶化为四方晶体结构。晶种层13也可以通过提供给衬底10的低温热能而被晶化为四方晶体结构。
尽管未示出，但是可以在形成热源层14之后在热源层14上形成第二电极。
图15a和图15b是示出用于形成电容器的方法的另一示例的截面图。
参考图15a，可以在衬底10上形成第一电极11，可以在第一电极11上形成晶种层13，并且可以通过第一原子层沉积(ald)来沉积晶种层13。例如，在其上形成有第一电极11的衬底10被装载到原子层沉积室中之后，可以在晶种层13上执行沉积工艺。晶种层13可以由四方氧化锆制成或包括四方氧化锆。
初始氧化铪层12′可以形成在晶种层13上。可以通过第二ald工艺来沉积初始氧化铪层12′。初始氧化铪层12′可以包括非晶结构、单斜晶体结构或混合晶体结构，其中非晶结构和单斜晶体结构被均匀或不均匀地混合。
如上所述，初始氧化铪层12′可以被形成为具有非四方晶体结构。
尽管初始氧化铪层12′被沉积在晶种层13上，但是初始氧化铪层12′可以维持初始晶体结构而没有相变。晶种层13可以具有比初始氧化铪层12′大的厚度。如以上实施例中所述，掺杂层可以设置在晶种层13内或嵌入在其中，或不设置或嵌入在其中。
如图15b所示，可以在初始氧化铪层12′上形成热源层14。热源层14可以在初始氧化铪层12′可以被晶化为四方晶体结构的温度下形成。热源层14可以将热能携带到初始氧化铪层12′，以引起初始氧化铪层12′的相变。可以在大约500℃或更低的低温下通过第二ald工艺形成热源层14。例如，当沉积热源层14时，可以向衬底10提供低温热能，并且由于存在晶种层13以及提供给衬底10的低温热能，初始氧化铪层12′可以被晶化为四方晶体结构。晶种层13也可以通过提供给衬底10的低温热能而被晶化为四方晶体结构。
尽管未示出，但是可以在形成热源层14之后在热源层14上形成第二电极。
如图14a至图15b所示，当形成热源层14时，可以在通过晶种层13促进初始氧化铪层12′的晶化(参考附图标记“13s”)的同时，将初始氧化铪层12′晶化为四方氧化铪层12。
氧化铪层12的晶化程度可以取决于热源层14的厚度。热源层14的厚度可以例如在
如上所述，当沉积热源层14时，初始氧化铪层12′可以通过晶种层13被充分晶化为四方晶体结构。
晶种层13和初始氧化铪层12′的叠层可以通过各种方法获得。例如，可以在两个初始氧化铪层12′之间形成单个晶种层13。可以在两个晶种层13之间形成单个初始氧化铪层12′。可以交替地层叠多个晶种层13和多个初始氧化铪层12′。
图16a和图16b是示出用于形成电容器的方法的另一示例的截面图。
参考图16a，可以在衬底10上形成第一电极11，并且可以在第一电极11上顺序地形成第一初始氧化铪层12a、晶种层13和第二初始氧化铪层12b。可以通过原子层沉积(ald)来沉积第一初始氧化铪层12a、晶种层13和第二初始氧化铪层12b。例如，在其上形成有第一电极11的衬底10被装载到原子层沉积室中之后，可以顺序地执行第一初始氧化铪层12a、晶种层13和第二初始氧化铪层12b的原子层沉积。晶种层13可以具有比第一和第二初始氧化铪层12a和12b大的厚度。如以上实施例中所述，可以在晶种层13中嵌入或不嵌入掺杂层。
第一初始氧化铪层12a和第二初始氧化铪层12b可以包括非晶结构、单斜晶体结构或混合晶体结构，其中非晶结构和单斜晶体结构被均匀或不均匀地混合。
如上所述，第一初始氧化铪层12a和第二初始氧化铪层12b可以被形成为具有非四方晶体结构。晶种层13可以具有四方晶体结构。
如图16b所示，可以在第二初始氧化铪层12b上形成热源层14。热源层14可以在第一初始氧化铪层12a和第二初始氧化铪层12b可以被晶化为四方晶体结构的温度下形成。热源层14可以携带足以引起第一初始氧化铪层12a和第二初始氧化铪层12b的相变的热能。热源层14可以通过大约500℃或更低的低温ald形成。因此，当沉积热源层14时，可以向衬底10提供低温热能，并且可以通过提供给衬底10的的低温热能和晶种层13来将第一初始氧化铪层12a和第二初始氧化铪层12b晶化为四方晶体结构。晶种层13也可以通过提供给衬底10的低温热能而被晶化为四方晶体结构。
尽管未示出，但是可以在形成热源层14之后在热源层14上形成第二电极。
如图16a和图16b所示，当形成热源层14时，可以在通过晶种层13促进第一初始氧化铪层12a和第二初始氧化铪层12b的晶化(参考附图标记“13s”)的同时，将第一初始氧化铪层12a和第二初始氧化铪层12b晶化为四方氧化铪层12。
在图14a至图16b中，热源层14可以具有高拉伸应力。例如，热源层14可以具有0.5gpa至2.0gpa的拉伸应力。高拉伸应力可以促进四方氧化铪层12的晶化。
图17a和图17b是示出图14a至图16b中的用于形成晶种层13的方法的示例的流程图。晶种层13可以是氧化锆层，并且氧化锆层可以通过原子层沉积(ald)形成。晶种层13可以对应于图2b的晶种层106。换句话说，掺杂层可以设置在晶种层13内或嵌入在其中。晶种层13可以包括“z-az-z叠层”，其中第一氧化锆层、掺杂铝的氧化锆层和第二氧化锆层被顺序地层叠。z-az-z叠层不同于其中第一氧化锆层、氧化铝层和第二氧化锆层被顺序地层叠的z-a-z叠层。在z-az-z叠层中，第一氧化锆层的晶粒和第二氧化锆层的晶粒不被掺杂铝的氧化锆层分离。然而，在z-a-z叠层中，第一氧化锆层的晶粒和第二氧化锆层的晶粒被氧化铝层分离。
可以参考图17a描述用于在z-az-z叠层中执行原子层沉积的方法。
可以通过在250℃至380℃下重复多个循环来执行z-az-z叠层中的原子层沉积。多个循环可以包括用于沉积第一氧化锆层的第一循环z1、用于沉积掺杂铝的氧化锆层的第二循环z2以及用于沉积第二氧化锆层的第三循环z3。可以通过重复第一循环z1“a”次来沉积第一氧化锆层，可以通过重复第二循环z2“b”次来沉积掺杂铝的氧化锆层，并且可以通过重复第三循环z3“c”次来沉积第二氧化锆层。在此，a、b和c可以是不同的自然数，并且b可以小于a和c。例如，b可以在1至10的范围内，而a和c可以大于10。为了将第一氧化锆层和第二氧化锆层沉积为相同的厚度，可以将a和c设置为相同的值。在一些实施例中，为了将第二氧化锆层沉积到比第一氧化锆层大的厚度，可以将c设置为比a高的值。
第一循环z1、第二循环z2和第三循环z3可以在250℃至380℃下执行，由此可以容易地沉积具有四方晶体结构的晶种层13。
第一循环z1可以包括zr源吸附步骤s1、净化步骤(purgestep)s2、反应气体供应步骤s3和未反应气体净化步骤s4。第一循环z1可以重复“a”次。可以通过第一循环z1来沉积未掺杂的第一氧化锆层。
第二循环z2可以包括zr源吸附步骤s21、净化步骤s22、al源吸附步骤s23、净化步骤s24、反应气体供应步骤s25和未反应气体净化步骤s26。第二循环z2可以重复“b”次。可以通过第二循环z2来沉积掺杂铝的氧化锆层。
第三循环z3可以包括zr源吸附步骤s31、净化步骤s32、反应气体供应步骤s33和未反应气体净化步骤s34。第三循环z3可以重复“c”次。可以通过第三循环z3来沉积未掺杂的第二氧化锆层。
在第一循环zl至第三循环z3中，zr源可以包括四乙基甲基氨基锆(temaz)和四二甲基氨基锆(tdmaz)，al源可以包括三甲基铝(tma)，并且反应气体可以包括氧化剂。氧化剂可以包括o3、o2、h2o、h2o2和o2等离子体或其组合。当将臭氧(o3)用作氧化剂时，可以以最佳浓度和流速供应臭氧。例如，可以以50g/m3至310g/m3范围的浓度以及100sccm至5000sccm范围的流速使用臭氧。净化步骤可以设置为1秒至100秒的足够大范围。
通过第一循环zl至第三循环z3，可以获得其中铝(al)被掺杂在氧化锆层中的结构。
参考图17b，作为另一个实施例，第二循环z2′可以仅包括al源吸附步骤s23′和净化步骤s24′。例如，在通过第一循环z1沉积第一氧化锆层之后，可以将al源吸附步骤s23′和净化步骤s24′重复预定次数以在第一氧化锆层的表面上沉积铝，然后可以执行第三循环z3以沉积第二氧化锆层。即使当以这种方式吸附铝时，第一氧化锆层的晶粒和第二氧化锆层的晶粒也可以不分离。
第一循环z1或第三循环z3可以用于沉积其中未嵌入掺杂层的晶种层。
图18a是示出了用于形成图14a至图16b中所示的初始氧化铪层12′的方法的示例的流程图。
参考图18a，初始氧化铪层12′可以是其中嵌入有掺杂层的氧化铪层。初始氧化铪层12′可以通过原子层沉积(ald)形成。初始氧化铪层12′可以包括“h-ah-h叠层”，其中第一氧化铪层、掺杂层和第二氧化铪层被顺序地层叠。h-ah-h叠层与其中第一氧化铪层、氧化铝层和第二氧化铪层被顺序地层叠的h-a-h叠层不同。在h-ah-h叠层中，第一氧化铪层的晶粒和第二氧化物层的晶粒不被掺杂铝的氧化铪层分离。然而，在h-a-h叠层中，第一氧化铪层的晶粒和第二氧化铪层的晶粒被氧化铝层分离。
可以参考图18a描述用于在作为其中嵌入有掺杂层的氧化铪层的h-ah-h叠层中执行原子层沉积的方法。
h-ah-h叠层中的原子层沉积可以通过在250℃至380℃下重复多个循环来执行。多个循环可以包括用于沉积第一氧化铪层的第一循环h1、用于沉积掺杂铝的氧化铪层的第二循环h2和用于沉积第二氧化铪层的第三循环h3。可以通过重复第一循环h1“a”次来沉积第一氧化铪层，可以通过重复第二循环h2“b”次来沉积掺杂铝的氧化铪层，并且可以通过重复第三循环h3“c”次来沉积第二氧化铪层。在此，a、b和c可以是不同的自然数，并且b可以小于a和c。例如，b可以在1至10的范围内，而a和c可以大于10。这时，为了将第一氧化铪层和第二氧化铪层沉积为相同的厚度，可以将a和c设置为相同的值。在一些实施例中，为了将第一氧化铪层沉积到比第二氧化铪层大的厚度，可以将a设置为比c高的值。
第一循环h1、第二循环h2和第三循环h3可以在250℃至380℃下执行，由此可以容易地沉积氧化铪层106。
第一循环h1可以包括hf源吸附步骤s41、净化步骤s42、反应气体供应步骤s43和未反应气体净化步骤s44。第一循环h1可以重复“a”次。可以通过第一循环h1来沉积未掺杂的第一氧化铪层。
第二循环h2可以包括hf源吸附步骤s51、净化步骤s52、al源吸附步骤s53、净化步骤s54、反应气体供应步骤s55和未反应气体净化步骤s56。第二循环h2可以重复“b”次。可以通过第二循环h2来沉积掺杂铝的氧化铪层。
第三循环h3可以包括hf源吸附步骤s61、净化步骤s62、反应气体供应步骤s63和未反应气体净化步骤s64。第三循环h3可以重复“c”次。可以通过第三循环h3来沉积未掺杂的第二氧化铪层。
在第一循环h1至第三循环h3中，hf源可以包括四乙基甲基氨基铪(temah)、四二乙基氨基铪(tedeah)和四二甲基氨基铪(tdmah)，al源可包括三甲基铝(tma)，并且反应气体可以包括氧化剂。氧化剂可以包括o3、o2、h2o、h2o2和o2等离子体或其组合。当将臭氧(o3)用作氧化剂时，可以以最佳浓度和流速供应臭氧。例如，可以以50g/m3至310g/m3范围的浓度以及100sccm至5000sccm范围的流速使用臭氧。净化步骤可以设置为1秒至100秒的足够大范围。
通过第一循环h1至第三循环h3，可以获得其中铝(al)被掺杂在氧化铪层中的结构。
第一循环h1或第三循环h3可以用于沉积未嵌入掺杂层的初始氧化铪层。
在一些实施例中，第二循环h2可以仅包括al源吸附步骤s53和净化步骤s54。例如，在通过第一循环h1沉积第一氧化铪层之后，可以仅将al源吸附步骤s53和净化步骤s54重复预定次数，以将铝吸附在第一氧化铪层的表面上，然后执行第三循环h3以沉积第二氧化铪层。即使当以这种方式吸附铝时，第一氧化铪层的晶粒和第二氧化铪层的晶粒也可以不分离。
图18b是示出用于形成图14a至图16b中所示的晶种层和初始氧化铪层的叠层的方法的示例的流程图。图18b示出了在作为晶种层和初始氧化铪层的叠层的z-h叠层中的原子层沉积。
在z-h叠层中的原子层沉积可以通过在250℃至380℃下重复多个循环来进行。多个循环可以包括用于沉积作为晶种层13的氧化锆层的第一循环z11和用于沉积初始氧化铪层12′的第二循环h11。可以通过重复第一循环z11“a”次来沉积氧化锆层，并且可以通过重复第二循环h11“b”次来沉积初始氧化铪层12′。
第一循环z11可以包括zr源吸附步骤s1、净化步骤s2、反应气体供应步骤s3和未反应气体净化步骤s4。第一循环z11可以被重复“a”次。可以通过第一循环z11来沉积未掺杂的氧化锆层。在一些实施例中，在执行第一循环z11之后，可以执行图17a的第二循环z2或图17b的第二循环z2′。因此，可以沉积掺杂铝的氧化锆层。
第二循环h11可以包括hf源吸附步骤s41、净化步骤s42、反应气体供应步骤s43和未反应气体净化步骤s44。第二循环h11可以被重复“b”次。可以通过第二循环h11来沉积未掺杂的氧化铪层。
在一些实施例中，在执行第一循环z11之后，可以执行图17a的第二循环z2或图17b的第二循环z2′以沉积掺杂铝的氧化锆层。
在一些实施例中，在执行第二循环h11之前，可以执行图18a的第二循环h2。因此，可以沉积掺杂铝的氧化铪层。
可以组合图17a至图18b所示的循环以形成根据上述实施例的电介质层叠层。例如，可以形成图4a中所示的基于氧化铪的电介质层hbl2，即，第一氧化铪层105a、晶种层106和第二氧化铪层105b的叠层。可以通过执行图18a的第一循环h1来沉积第一氧化铪层105a和第二氧化铪层105b的初始氧化铪层，并且可以通过执行图17a的第一循环z1至第三循环z3来沉积晶种层106。
图19a和19b是示出根据比较实施例的用于使初始氧化铪层晶化的方法的截面图。可以通过原子层沉积(ald)来沉积根据比较实施例的初始氧化铪层12′，并且初始氧化铪层12′可以是没有晶种层13的单个氧化铪(hfo2)层。
参考图19a，其中未提供晶种层13和热源层14的比较实施例1另外需要在900℃或更高的温度下的高温退火工艺12h，以将初始氧化铪层12′晶化为四方氧化铪。即使执行高温退火工艺12h，初始氧化铪层12′也难以晶化为纯四方氧化铪。换句话说，在执行高温退火工艺12h之后，可以将初始氧化铪层12′晶化为混合结构，在该混合结构中混合有四方晶体结构和单斜晶体结构，而不是纯四方晶体结构。即使执行高温退火工艺12h，初始氧化铪层12′也可以稳定到介电常数比四方晶体结构低的单斜晶体结构。另外，在高温退火工艺12h之后，需要高速且短时间(约1ms或以下)的淬火。
参考图19b，在没有提供晶种层13的比较实施例2的情况下，难以通过热源层14的沉积来将初始氧化铪层12′充分晶化为四方氧化铪。因此，比较实施例2另外需要在900℃或更高的温度下的高温退火工艺12h，以在沉积热源层14之后将初始氧化铪层12′晶化为四方氧化铪。与比较实施例1不同，在比较实施例2中，可以通过热源层14和高温退火工艺12h将初始氧化铪层12′晶化为具有纯四方晶体结构的氧化铪。然而在比较实施例2中，电容器和外围结构的特性可以通过高温退火工艺12h而被劣化。
如上所述，难以使用单一的氧化铪形成纯四方氧化铪。
根据实施例，应用晶种层13和热源层14，并且晶种层13和初始氧化铪层12′被形成为彼此直接接触。因此，在热源层14的沉积期间，初始氧化铪层12′可以被充分地晶化为氧化铪层12。
根据实施例，可以在不执行单独的高温退火工艺的情况下在低温下形成具有纯四方晶体结构的氧化铪层12。具有纯四方晶体结构的氧化铪层12可以具有大约60或更高的高介电常数。
具有纯四方晶体结构的氧化铪层12的介电常数可以高于四方氧化锆的介电常数(大约40)。因此，可以增大电容器的电容。
另外，由于氧化铪层12是在低温下形成的，因此可以防止电容器和外围结构的特性劣化。
图20a至图20c是示出存储单元500的示图。图20b是沿图20a的a-a′线截取的截面图。图20c是沿图20a的b-b′线截取的截面图。
存储单元500可以包括单元晶体管，该单元晶体管包括掩埋字线508、位线514和电容器600。电容器600可以包括电介质层叠层，并且该电介质层叠层可以包括在以上实施例中描述的电介质层叠层的任意一个。
下面详细描述存储单元500。
隔离层503可以被形成在衬底501上并且可以限定多个有源区域504。衬底501可以由适合于半导体处理的任何材料制成。衬底501可以包括半导体衬底。衬底501可以由含硅材料形成。衬底501可以包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、其任何组合或它们的多层。衬底501可以包括另一种半导体材料，诸如锗。衬底501可以包括iii/v族半导体衬底，例如，诸如砷化镓(gaas)的化合物半导体衬底。衬底501可以包括绝缘体上硅(soi)衬底。可以通过浅沟槽隔离(sti)工艺而在隔离沟槽502中形成隔离层503。
字线沟槽506可以形成在衬底501中。字线沟槽506也可以被称为栅极沟槽。可以在字线沟槽506的表面上形成栅极电介质层507。可以在栅极电介质层507上形成填充字线沟槽506的一部分的掩埋字线508。掩埋字线508还可以被称为掩埋栅电极。字线覆盖层509可以形成在掩埋字线508上。掩埋字线508的顶表面可以低于衬底501的顶表面。掩埋字线508可以是低电阻率的金属材料。可以通过顺序地层叠氮化钛和钨来形成掩埋字线508。在一些实施例中，掩埋字线508可以仅由氮化钛(tin)形成。
第一杂质区510和第二杂质区511可以形成在衬底501中。第一杂质区510和第二杂质区511可以通过字线沟槽506彼此间隔开。第一杂质区510和第二杂质区511也可以分别称为第一源极/漏极区和第二源极/漏极区。第一杂质区510和第二杂质区511可以包括诸如砷(as)和磷(p)的n型杂质。因此，掩埋字线508以及第一杂质区510和第二杂质区511可以变成单元晶体管。由于掩埋字线508的存在，单元晶体管可以改善短沟道效应。
位线接触插塞513可以形成在衬底501上。位线接触插塞513可以耦合到第一杂质区510。位线接触插塞513可以位于位线接触孔512内。位线接触孔512可以形成在硬掩模层505中。硬掩模层505可以形成在衬底501上。位线接触孔512可以暴露第一杂质区510。位线接触插塞513的底表面可以低于衬底501的顶表面。位线接触插塞513可以由多晶硅或金属材料形成。位线接触插塞513的一部分的线宽可以小于位线接触孔512的直径。位线514可以形成在位线接触插塞513上。位线硬掩模515可以形成在位线514上。位线514和位线硬掩模515的层叠结构也可以称为位线结构bl。位线514可以具有在与掩埋字线508交叉的方向上延伸的线性形状。位线514的一部分可以耦合到位线接触插塞513。位线514可以包括金属材料。位线硬掩模515可以包括电介质材料。
位线间隔物516可以形成在位线结构bl的侧壁上。位线间隔物516的底部可以延伸以形成在位线接触插塞513的两个侧壁上。位线间隔物516可以包括氧化硅、氮化硅或其组合。在一些实施例中，位线间隔物516可以包括气隙。例如，位线间隔物516可以具有其中气隙位于氮化硅之间的氮化物-气隙-氮化物(nan)结构。
储存节点接触插塞snc可以形成在相邻的位线结构bl之间。储存节点接触插塞snc可以形成在储存节点接触孔518中。储存节点接触插塞snc可以耦合到第二杂质区511。储存节点接触插塞snc可以包括底部插塞519和顶部插塞521。储存节点接触插塞snc还可以包括在底部插塞519与顶部插塞521之间的欧姆接触层520。在一个实施例中，欧姆接触层520可以包括金属硅化物。在一个实施例中，顶部插塞521可以包括金属材料，而底部插塞519可以包括含硅材料。
从与位线结构bl平行的立体图来看，可以在相邻的储存节点接触插塞snc之间形成插塞隔离层517。插塞隔离层517可以形成在相邻的位线结构bl之间，并且可以与硬掩模层505一起提供储存节点接触孔518。
图21a至图21f是示出图20a至图20c所示的电容器600的应用实施例的示图。
参考图21a，电容器611可以包括底部电极601、电介质层600d、热源层603和顶部电极602。底部电极601可以被形成为圆筒状。电介质层600d可以形成在底部电极601上，并且热源层603可以形成在电介质层600d上。顶部电极602可以形成在热源层603上。电介质层600d可以对应于上述实施例中的电介质层叠层的任意一个。因此，电介质层600d可以包括基于氧化铪的电介质层和泄漏阻挡层。
在下文中，将省略对与图21a所示的电容器611相同或相似的电容器612至616的组件和结构的详细描述。
参考图21b，电容器612可以包括圆筒状的底部电极601、电介质层600d和顶部电极602。电容器612还可以包括支撑件600s。支撑件600s是支撑底部电极601的外壁的结构。支撑件600s可以包括氮化硅。
参考图21c和图21d，电容器613和614中的每个可以包括柱状的底部电极601p、电介质层600d、热源层603和顶部电极602。在图21d所示的电容器614还可以包括支撑件600s。
参考图21e和图21f，电容器615和616中的每个可以包括柱筒形状(pylinder-shaped)的底部电极601l、电介质层600d、热源层603和顶部电极602。在图21f所示的电容器616还可以包括支撑件600s。底部电极601l可以具有其中柱状和圆筒状合并的混合结构。柱状和圆筒状的混合结构可以称为柱筒形状。
如上所述，电介质层600d可以被形成为包括基于氧化铪的电介质层和泄漏阻挡层，并且热源层603可以形成在电介质层600d上，这使得获得具有高介电常数和低泄漏电流的电介质层600d成为可能。因此，制造其刷新特性和可靠性得到改善的高集成动态随机存取存储器(dram)成为可能。
根据实施例，可以将电介质层叠层应用于dram的外围电路。例如，dram可以包括具有存储单元的存储单元区(图20a的附图标记“500”)以及包括外围晶体管的外围电路区，并且存储单元500的外围晶体管和电容器600中的至少一个可以包括上述实施例中的电介质层叠层中的任意一个。例如，可以包括基于氧化铪的电介质层和泄漏阻挡层，其中基于氧化铪的电介质层可以包括四方氧化铪层、四方晶种层和掺杂层。
根据实施例，电介质层叠层可以被应用于金属-绝缘体-金属(mim)电容器。例如，mim电容器可以包括第一金属电极、第二金属电极和基于氧化铪的电介质层以及形成在第一金属电极与第二金属电极之间的泄漏阻挡层，其中，基于氧化铪的电介质层可以包括四方氧化铪层、四方晶种层和掺杂层。
根据实施例，电介质层叠层可以被应用于嵌入式dram。例如，嵌入式dram可以包括逻辑电路和电容器，并且嵌入式dram的电容器可以包括基于氧化铪的电介质层和泄漏阻挡层，其中基于氧化铪的电介质层可以包括四方氧化铪层、四方晶种层和掺杂层。
根据实施例，电介质层叠层可以被应用于三维(3d)nand。例如，3dnand可以包括柱状沟道层、包围柱状沟道层的字线以及在柱状沟道层与字线之间的泄漏阻挡层和基于氧化铪的电介质层，其中基于氧化铪的电介质层可以包括四方氧化铪层、四方晶种层和掺杂层。
根据上述实施例的半导体器件使用晶种层和热源层，所述晶种层和热源层允许在低温下形成四方氧化铪。
根据上述实施例的半导体器件包括具有高介电常数和低泄漏电流的四方氧化铪。根据上述实施例的半导体器件包括具有增大的电容的电容器。
尽管已经关于特定实施例描述了本发明，但是应当注意，实施例不限制本发明。此外，应当注意，本领域技术人员可以通过替代、改变和修改以各种方式实现本发明，而不脱离由所附权利要求所限定的本发明的范围。
- 还没有人留言评论。精彩留言会获得点赞！