集成增强型和耗尽型的HEMT的制作方法

本实用新型涉及半导体制造技术领域，特别是涉及种集成增强型和耗尽型的HEMT。

背景技术：

作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体结构，如高电子迁移率场效应管(HEMT)、异质结构场效应场效应管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。

GaN HEMT主要是应用于通讯行业和电力电子行业，但它在高速数字电路和混合信号领域也有独特的优势。GaN HEMT具有出色的高温稳定性，可以大幅度降低电路在热源和温场控制方面的成本。而GaN的宽禁带特征使得它同时具备高电子饱和速度和高击穿电压，使器件可以在更高的电压之下工作，而这可以提高电路的驱动能力。因此，与传统的硅技术相比，使用GaN HEMT基的数字电路能够满足在大电流电压摆幅和在严酷环境下工作的能力，使得其在相应的领域有潜在的巨大应用。

要实现GaN HEMT基的数字电路，就必须实现高性能的氮化镓基的E/D HEMT单片集成。相对于常规的D-mode(耗尽型)GaN HEMT,E-mode(增强型)GaN HEMT比较难以制造。而E-mod GaN HEMT不仅仅是实现DCFL逻辑的需要，而且其性能对电路的特性也起着至关重要的作用。因此，在E-mod GaN HEMT难以制造的基础上，实现增强型和耗尽型HEMT的单片集成就更加困难。

技术实现要素：

本申请提出一种集成增强型和耗尽型的HEMT，包括：

衬底；

位于所述衬底上的第一缓冲层；

位于所述第一缓冲层上的第一势垒层与第二缓冲层；

位于第一势垒层上的第一沟道层；

位于所述第二缓冲层的第二势垒层和位于所述第二势垒层的第二沟道层；

以及位于第一沟道层上的第一源极、第一漏极和第一栅极，位于所述第二沟道层上的第二源极、第二漏极和第二栅极。

在一个实施例中，所，所述第一势垒层的厚度为1nm-30nm，所述第二势垒层的厚度大于所述第一势垒层且小于100nm。

在一个实施例中，所述第二势垒层的厚度为1nm-30nm，所述第一势垒层的厚度大于所述第二势垒层且小于100nm。

在一个实施例中，所述介质层材料为氮化硅、二氧化硅和氮氧化硅中的任意一种。

在一个实施例中，所述第一缓冲层包括与所述第一势垒层接触的第一掺杂层，所述第一势垒层包括与所述第一掺杂层接触的第二掺杂层。

在一个实施例中，所述第二缓冲层包括与所述第二势垒层接触的第三掺杂层，所述第二势垒层包括与所述第三掺杂层接触的第四掺杂层。

本实用新型所提出的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

附图说明

图1为一个实施例所提出的集成增强型和耗尽型HEMT的结构图。

图2为一个实施例所提出的集成增强型和耗尽型HEMT的结构图

具体实施方式

以下结合附图和具体实施例对本实用新型提出的集成增强型和耗尽型HEMT作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

本实用新型中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。

本实施例所述的提出的集成增强型和耗尽型HEMT的结构如图1所示，包括：

衬底1，位于所述衬底1上的第一缓冲层2，位于所述第一缓冲层2上的第一势垒层3与第二缓冲层6,位于第一势垒层3上的第一沟道层4,位于所述第二缓冲层6的第二势垒层7,位于所述第二势垒层7的第二沟道层8,位于第一沟道层上4的第一源极9、第一漏极10和第一栅极11，位于所述第二沟道层8上的第二源极12、第二漏极13和第二栅极14。

所述衬底1材料包括但不限于Si、Sic、GaN或蓝宝石等。所述第一缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，所述第一缓冲层2为氮面极性。例如所述第一缓冲层2材料为GaN，则为N面极性的GaN缓冲层。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等。所述第一沟道层4材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，同样为氮面极性，可以与所述第一缓冲层2的材料相同，也可以不同。例如，第一缓冲层2材料可以为GaN，所述第一沟道层4材料可以为InN。所述第一沟道层4与所述第一势垒层3相接触的表面形成有二维电子气(图1第一沟道层4中的虚线所示)，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。

所述第二缓冲层6材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，所述第二缓冲层6同样为氮面极性。所述第二缓冲层6材料可以与所述第一缓冲层2材料相同，也可以不同。在一个实施例中，所述第一缓冲层2材料可以为GaN，第二缓冲层6材料可以为InN。所述第二势垒层7可以是三元或者四元的氮化物化合物半导体合金，可以与所述第一势垒层3材料相同，也可以不同。所述第二沟道层8材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，同样为氮面极性，可以与所述第二缓冲层6的材料相同，也可以不同。例如，所述第二缓冲层6材料可以为GaN，所述第二沟道层8材料可以为InN。所述第二沟道层8与所述第二势垒层7相接触的表面形成有二维电子气(图1第二沟道层8中的虚线所示)，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。

所述第一沟道层4上设有第一源极9、第一漏极10和第一栅极11，所述第一栅极11位于所述第一源极9和第一漏极10之间。所述第一源极9和第一漏极10可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第一栅极11可以是镍/金或者铂/金构成的金属叠层。所述第二沟道层8上设有第二源极12、第二漏极13和第二栅极14，所述第二栅极14位于所述第二源极12和第二漏极13之间。所述第二源极12和第二漏极13可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第二栅极14可以是镍/金或者铂/金构成的金属叠层。

在本实施例中，由于势垒层位于导电沟道的下方，需要通过掺杂工艺来消除或减少射频发散。请参考图2，所述第一缓冲层2包括与所述第一势垒层3接触的第一掺杂层21，所述第一势垒层3包括与所述第一掺杂层21接触的第二掺杂层31。所述第二缓冲层6包括与所述第二势垒层7接触的第三掺杂层61，所述第二势垒层7包括与所述第三掺杂层61接触的第四掺杂层71。所述掺杂层中的掺杂剂为硅离子或锗离子，掺杂浓度为1*10¹⁸/cm³-2*10¹⁹/cm³。

在本实施例中，所述第一势垒层3厚度为1nm-30nm，具体厚度取决于三元或者四元金属材料所占组份，例如AlGaN中Al的组份。所述第二势垒层7的厚度需要大于所述第一势垒层3，并且需要小于100nm。或者是所述第二势垒层7厚度为1nm-30nm，具体厚度取决于三元或者四元金属材料所占组份，例如InGaN中In的组份。所述第一势垒层3的厚度需要大于所述第二势垒层7，并且需要小于100nm。

增强型场效应管是指在栅极不施加电压的情况下，也可以将沟道里的二维电子气截断，而当栅极施加正向电压的时候，沟道才开始导通。因此，第一势垒层比较薄时，所述第一栅极11、第一源极9和第一漏极10以及对应下方的第一沟道层4、第一势垒层3、第一缓冲层2和衬底1构成增强型场效应管，所述第二栅极14、第二源极12和第二漏极13以及对应下方的第二沟道层8、第二势垒层7、第二缓冲层6、第一缓冲层2和衬底1构成耗尽型场效应管。而在第二势垒层比较薄时，所述第二栅极14、第二源极12和第二漏极13以及对应下方的第二沟道层8、第二势垒层7、第二缓冲层6、第一缓冲层2和衬底1构成增强型场效应管，所述第一栅极11、第一源极9和第一漏极10以及对应下方的第一沟道层4、第一势垒层3、第一缓冲层2和衬底1构成耗尽型场效应管。

本实施例所提供的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。