一种抗静电外延结构的制作方法

本实用新型涉及发光二极管技术领域，尤其涉及一种抗静电外延结构。

背景技术：

氮化镓(gan)是宽禁带材料，电阻率高，gan基led芯片在生产、运送过程中产生的静电电荷不易消失，累积到一定程度可以产生很高的静电电压。蓝宝石衬底的led芯片正负电极位于芯片同一侧，间距很小，因此对静电的承受能力很小，极易被静电击穿失效，影响器件的寿命。

目前传统的gan基led外延生长结构过程为：500℃先在蓝宝石衬底上生长一层低温gan缓冲层；然后接着在1100℃下生长一层未掺杂的高温gan；再接着高温生长一层掺杂sih4的n型gan层,这一层提供复合发光的电子；然后接着在750～850℃下生长几个周期的gan/ingan的量子阱和量子垒作为led的发光层，该层是gan基led外延的核心部分；然后在950℃左右生长掺杂mg的p型algan层，起到阻挡电子的作用；最后在1000℃左右生长一层掺杂mg的p型gan层，这一层提供复合发光的空穴；最后是退火过程。

目前led外延生长过程中，有源层多采用几个周期结构gan/ingan量子阱垒区，电子和空穴在能带较窄的阱层ingan材料中复合发光。由于两种材料的晶格常数不同容易产生极化效应，引起位错缺陷，如果这种缺陷得不到有效控制，穿过gan/ingan量子阱垒区的线位错会导致大量表面缺陷，形成漏电通道，进而影响芯片承受抗静电的能力。所以有效改善有源发光层的结晶质量对提升led芯片的抗静电能力非常重要。

技术实现要素：

本实用新型所要解决的技术问题在于，提供一种抗静电外延结构，有效提高外延结构的抗静电能力。

为了解决上述技术问题，本实用新型提供了一种抗静电外延结构，包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，所述第二半导体层包括p型algan层、p型gan层和高静电层，所述p型gan层设置在p型algan层上，所述高静电层插入在p型gan层中；

所述高静电层包括无掺杂gan层和/或低掺杂gan层，所述无掺杂gan层由掺杂浓度为零的gan制成，所述低掺杂gan层由p-gan制成，掺杂浓度为a；

所述p型gan层由p-gan制成，掺杂浓度为b，a＜b。

作为上述方案的改进，所述高静电层的厚度为p型gan层的厚度的40％～50％，所述高静电层的厚度为20～100nm。

作为上述方案的改进，所述高静电层将p型gan层分为第一p型gan层和第二p型gan层，其中，第一p型gan层的掺杂浓度为b1，第二p型gan层的掺杂浓度为b2，b1≥b2。

作为上述方案的改进，第一p型gan层的厚度为第二p型gan层的厚度的1.2～1.5倍。

作为上述方案的改进，b1≥b2＞a。

作为上述方案的改进，所述第二半导体层包括p型algan层，以及3～8个循环周期的第一p型gan层、无掺杂gan层、低掺杂gan层和第二p型gan层。

作为上述方案的改进，所述衬底和第一半导体层之间还依次设有缓冲层和ugan层。

作为上述方案的改进，所述缓冲层由gan制成，厚度为400～600埃。

作为上述方案的改进，所述ugan层由gan制成，厚度为10000～30000埃。

作为上述方案的改进，所述p型algan层由p-algan制成，掺杂浓度为c，c＜b。

实施本实用新型，具有如下有益效果：

本实用新型在p型gan层中插入高静电层，会形成三种效应，具体如下：

一、本实用新型的高静电层由于没有掺杂或掺杂的浓度低于p型gan层，因此与p型gan层配合，可以形成更多有效空穴，提高与电子复合的发光效率，又可以降低工作电压，还可以保证晶体质量，一定程度上改善整体的抗静电能力。具体的，由于高静电层的掺杂浓度低，p型gan层对有源层发出的光吸收变得不明显，因此可以增加p型gan层的厚度，使得反向静电流不易击穿p型gan层，提升静电能力。

此外，高静电层将p型gan层分为第一p型gan层和第二p型gan层，第一p型gan层设置在p型algan层上，由于p型algan层作为电子阻挡层，因此与第一p型gan层配合，可以降低工作电压。

进一步，所述p型algan层由掺杂了mg的gan制成，掺杂浓度为c，其中，c＜b。通过上述掺杂浓度的变化，可以进一步加强第一p型gan层和p型algan层的配合。

二、由于高静电层插入在p型gan层中，使得p型gan层的浓度发生变化，形成高低高的浓度变化，从而产生电容效应。

三、p型gan层中的浓度变化，同时改变了p型gan层的电阻高低，在静电电流通过p型gan层中时，会因此分散开，避免集中烧毁，也提升了可靠度。

附图说明

图1是本实用新型外延结构的示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。

参见图1，本实用新型提供的一种抗静电外延结构，包括衬底10，依次设于衬底10上的第一半导体层40、有源层50和第二半导体层60。

本实用新型的衬底10优选为蓝宝石衬底10，但不限于此。本实用新型的第一半导体层40为n型gan层。

为了提高外延结构的晶体质量，减少衬底10和gan层之间的应力缺陷，所述衬底10和第一半导体层40之间还依次设有缓冲层20和ugan层30。

本实用新型的有源层50由若干个周期的量子垒层和量子阱层交替形成，所述量子垒层由gan/algan超晶格结构组成，所述量子阱层由ingan组成。本实用新型的有源层50采用了调制掺杂的gan/algan超晶格结构，这种结构能够有效的引导冲击电流，使脉冲电流在gan/algan结构的二维电子气中，在横向方向上传导，使得脉冲电流的密度分布更加均匀，从而使led芯片被击穿的可能性得到很大的降低，可以有效的提升led芯片的抗静电能力。

本实用新型有源层50的厚度为200nm～300nm，其中每个周期的量子阱层的厚度为3nm～4nm，每个周期的量子垒层的厚度为12nm～16nm；其中，构成量子垒的超晶格结构中gan的厚度为1.5nm～3nm，超晶格结构中algan的厚度为1.5nm～3nm。

本实用新型的第二半导体层60包括p型algan层61、p型gan层62和高静电层63，所述p型gan层62设置在p型algan层61上，所述高静电层63插入在p型gan层62中，所述高静电层63包括无掺杂gan层和/或低掺杂gan层。所述无掺杂gan层由gan制成，掺杂浓度为零，所述低掺杂gan层由p-gan制成，掺杂浓度为a，其中p-gan是指gan中掺杂了mg或zn的材料；所述p型gan层由p-gan制成，掺杂浓度为b，其中，a＜b。优选的，所述低掺杂gan层的掺杂浓度a小于1*10¹⁹atom/cm³。

本实用新型在p型gan层62中插入高静电层63，会形成三种效应，具体如下：

一、本实用新型的高静电层63由于没有掺杂或掺杂的浓度低于p型gan层62，因此与p型gan层62配合，可以形成更多有效空穴，提高与电子复合的发光效率，又可以降低工作电压，还可以保证晶体质量，一定程度上改善整体的抗静电能力。具体的，由于高静电层63的掺杂浓度低，p型gan层62对有源层50发出的光吸收变得不明显，因此可以增加p型gan层62的厚度，使得反向静电流不易击穿p型gan层62，提升静电能力。此外，高静电层63将p型gan层62分为第一p型gan层和第二p型gan层，第一p型gan层62设置在p型algan层61上，由于p型algan层61作为电子阻挡层，因此与第一p型gan层配合，可以降低工作电压。为了进一步加强第一p型gan层和p型algan层61的配合，优选的，所述p型algan层由p-algan制成，掺杂浓度为c，其中，c＜b，p-algan是指algan中掺杂了mg或zn的材料。

二、由于高静电层63插入在p型gan层62中，使得p型gan层62的浓度发生变化，形成高低高的浓度变化，从而产生电容效应。

三、p型gan层62中的浓度变化，同时改变了p型gan层62的电阻高低，在静电电流通过p型gan层62中时，会因此分散开，避免集中烧毁，也提升了可靠度。

需要说明的是，p型gan层62的厚度一般为20～30nm，本实用新型由于在p型gan层62插入了一层高静电层63，因此本实用新型的p型gan层62厚度可以达到50～200nm，有效提升外延结构的抗静电能力，同时不影响出光效率。只有高静电层63的厚度与p型gan层62的厚度具有一定比例时，才能在增加p型gan层62厚度的同时不影响出光效率。具有的，高静电层63的厚度为p型gan层62的厚度的40％～50％。

优选的，所述高静电层63的厚度为20～100nm。若高静电层63的厚度小于20nm，则厚度太薄，无法提升esd的效能；若高静电层63的厚度大于100nm，则厚度太厚，影响出光效率。

由于本实用新型的高静电层63将p型gan层62分为第一p型gan层和第二p型gan层，其中，第一p型gan层的掺杂浓度为b1，第二p型gan层的掺杂浓度为b2，为了配合p型algan层和高静电层，以形成良好的掺杂浓度变化，优选的，b1≥b2。更优的，b1＞b2。

由于不同外延层的掺杂浓度变化与厚度变化具有协同作用，为了进一步增加p型gan层的整体厚度，提高抗静电能力，同时不影响出光效率，在第一p型gan层的掺杂浓度大于第二p型gan层掺杂浓度的同时，优选的，第一p型gan层的厚度为第二p型gan层的厚度的1.2～1.5倍。根据实验结果表面，上述结构的外延结构，与第一型gan层的厚度小于等于第二p型gan层的结构相比，抗静电能力能够提升10％～20％。

更优的，b1≥b2＞a。

需要说明的是，所述p型gan层62分层中可以插入若干个高静电层63。优选的，本实用新型的第二半导体层60包括p型algan层61，以及3～8个循环周期的第一p型gan层、无掺杂gan层、低掺杂gan层和第二p型gan层。更优的，所述第二半导体层60包括p型algan层61，以及3个循环周期的第一p型gan层、无掺杂gan层、低掺杂gan层和第二p型gan层。

相应地，本实用新型还提供了一种抗静电外延结构的制备方法，包括以下步骤：

一、在温度为500～550℃、压力为200～500mbar的条件下，在衬底上生长一层400～600埃的gan，形成缓冲层；

二、在温度为1000～1200℃、压力为200～500mbar的条件下，在缓冲层上生长一层10000～30000埃的gan，形成ugan层；

三、在温度为1000～1200℃、压力为200～500mbar的条件下，在ugan层上生长一层10000～30000埃的gan，其中，si掺杂浓度为1*10e¹⁸～7*10e¹⁸atom/cm³，形成第一半导体层；

四、在第一半导体层上形成有源层；

五、在有源层上形成第二半导体层。

具体的，第二半导体层的制备方法如：

一、在温度为700～800℃、压力为200～500mbar的条件下，在有源层上生长厚度为5～10nm的algan，其中，mg掺杂浓度为1*10e¹⁹atom/cm³，形成p型algan层；

二、在温度为800～950℃，压力为200～500mbar的条件下，生长厚度为20～30nm的gan，其中，mg的掺杂浓度为1*10e¹⁹～1*10e²⁰atom/cm³，形成第一p型gan层；

三、在温度为800～950℃，压力为200～500mbar的条件下，生长厚度为2～5nm的gan，形成无掺杂gan层；

四、在温度为800～950℃，压力为200～500mbar的条件下，生长厚度为5～50nm的gan，其中，zn或mg的掺杂浓度为1*10e¹⁶～1*10e⁷atom/cm³，形成低掺杂gan层；

五、在温度为800～950℃，压力为200～500mbar的条件下，生长厚度为10～20nm的gan，其中，mg的掺杂浓度为1*10e¹⁸～1*10e¹⁹atom/cm³，形成第二p型gan层；

六、重复上述步骤二、三、四、五3～8次，形成第二半导体层。

所述有源层的制备方法如下：

一、在温度为810～860℃、压力为200～500mbar的条件下，生长一层1nm～3nm的gan，然后再生长一层1nm～3nm调制掺杂的algan，以此二者为一超晶格单元结构，交替连续生长2～6个周期，形成量子垒层；

二、在温度为710～760℃、压力为200～500mbar的条件下，在量子垒层上生长一层厚度为2～6nm的ingan，形成量子阱层；

三、重复步骤一和二9～12次，形成有源层。

以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。