半导体发光器件的制作方法

半导体发光器件
[0001]
关联申请
[0002]
本申请享有以日本专利申请2019-151768号(申请日：2019年8月22日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
[0003]
本发明的实施方式涉及半导体发光器件。


背景技术：

[0004]
在具有包含ingaas阱层及gaasp势垒层的mqw(multi quantum well：多量子阱)结构的半导体发光器件中，使用通过相对于gaas基板的2个层各自的晶格失配来补偿结晶应变的结构。
[0005]
在需要大电流注入的功率发光二极管中，增加mqw层叠的层数而使其发光效率提高。
[0006]
然而，若仅增加mqw的层叠数，则变得容易产生新的应变缓和，引起发光特性的降低或可靠性的降低。


技术实现要素：

[0007]
实施方式提供发光光谱的半值宽度窄并且长时间工作中的可靠性提高的半导体发光器件。
[0008]
实施方式的半导体发光器件具有基板和多量子阱层。上述多量子阱层设置于上述基板上，包含3个以上的ingaas阱层和夹在2个ingaas阱层中的多个势垒层。上述多个势垒层包含混晶比不同的至少2个区域或厚度不同的至少2个区域。
附图说明
[0009]
图1a是第1实施方式的半导体发光器件的示意截面图，图1b是多量子阱层的示意截面图。
[0010]
图2a是比较例的半导体发光器件的多量子阱层的示意截面图，图2b是gaas基板上的ingaas的临界膜厚的图表图。
[0011]
图3是比较例的多量子阱层的截面的tem观察照片图。
[0012]
图4是第2实施方式的半导体发光器件的多量子阱层的示意截面图。
[0013]
图5是第3实施方式的半导体发光器件的多量子阱层的示意截面图。
[0014]
图6是第4实施方式的半导体发光器件的多量子阱层的示意截面图。
[0015]
图7是第5实施方式的半导体发光器件的多量子阱层的示意截面图。
[0016]
图8是第6实施方式的半导体发光器件的多量子阱层的示意截面图。
[0017]
图9是第7实施方式的半导体发光器件的多量子阱层的示意截面图。
[0018]
图10是第8实施方式的半导体发光器件的示意截面图。
具体实施方式
[0019]
以下，参照附图，对本发明的实施方式进行说明。
[0020]
图1a是第1实施方式的半导体发光器件的示意截面图，图1b是多量子阱层放大示意截面图。
[0021]
半导体发光器件10至少具有基板12和多量子阱层40。
[0022]
如图1a中所示的那样，半导体发光器件10可以进一步具有包含algaas包层的第一层14、包含algaas包层的第二层16、上部电极50及下部电极60。
[0023]
多量子阱层40设置于基板12上。另外，如图1b中所示的那样，多量子阱层40包含3层以上的ingaas阱层401～410和夹在2个ingaas阱层中的多个gaas
1-y
p
y
势垒层411～419而构成活性层。
[0024]
ingaas阱层401～410设定为in
x
ga
1-x
as(例如0<x≤0.2)的in混晶比x及厚度t1(例如6nm)例如全部相同的层。另一方面，势垒层411～419包含gaasp的v族混晶比不同的至少2个区域。在图1b中，势垒层411～419的p混晶比y沿着晶体生长方向(层叠方向)、例如从0.05朝向0.058而连续地增大。即，势垒层411～419的p混晶比y不恒定而发生变化。本图中，在势垒层411～419中，全部p混晶比不同。需要说明的是，gaas
1-y
p
y
势垒层411～419的厚度例如全部设定为30nm。
[0025]
第1实施方式的半导体发光器件10为例如能够放出1000nm以下的波长的红外光的led(light emitting diode，发光二极管)。若增多量子阱层数，则能够增大光输出功率。但是，在该情况下，变得容易在ingaas阱层内产生晶格松弛。在第1实施方式中，通过使gaasp势垒层的p混晶比y发生变化来抑制晶格松弛。因此，提供发光光谱的半值宽度窄并且长时间工作中的可靠性提高的半导体发光器件(led：light emitting diode，发光二极管等)。
[0026]
图2a是比较例的半导体发光器件的多量子阱层的示意截面图，图2b是gaas基板上的ingaas的临界膜厚的图表图。
[0027]
如图2a中所示的那样，半导体发光器件110具有包含algaas包层的第一层114、多量子阱层140、包含algaas包层的第二层116。in
x
ga
1-x
as阱层141的x＝0.15并且厚度为6nm。另外，gaas
1-y
p
y
势垒层160的y＝0.05并且厚度为30nm。在比较例中，相对于gaas基板112，ingaas阱层141的晶格常数大，但相对于gaas基板112，gaasp势垒层160的晶格常数变小，应力被设定为均衡关系。需要说明的是，发光波长为约950nm等。
[0028]
图2b的纵轴为临界膜厚(nm)，横轴为晶格失配度。对于临界膜厚，使用matthews的式子，位错假定刃位错而算出。晶格失配度使用假定in
0.15
ga
0.85
as阱层的晶格在gaas基板中弹性变形为晶格并相干层叠、并使用弹性刚度常数而算出的值。比较例的ingaas阱层141～150的总膜厚(6nm
×
10层＝60nm)在图中以点pc表示。比较例的总膜厚60nm超过临界膜厚。即，比较例的多量子阱层140可以说是通过具有逆应变的gaasp势垒层160的存在而成立的结构。
[0029]
图3是比较例的多量子阱层的截面tem观察照片图。
[0030]
截面tem(transmission electron microscope：透射型电子显微镜)观察照片图中所示的白色条纹部分表示ingaas阱层141～150，其两侧表示gaasp势垒层160。晶体生长方向从下方朝向上方，从下到第五层，与上侧势垒层的界面几乎保持为平坦。另一方面，越是比第六层更靠上方，则与上侧势垒层的界面的平坦性越受损而阱层厚度产生起伏。晶体
生长越进行(在照片图中越成为上方)则该界面不均匀性越增加。认为这是由于，该不均匀性取决于ingaas阱层141～150的晶格松弛(膜厚起伏等)，晶体生长越进行则gaasp势垒层中的应变补偿变得越无法发挥功能。
[0031]
尽管在元件设计上按照起因于晶格常数差的应力均衡的方式构成，但是作为产生晶格松弛的主要原因，例如有可能伴随着晶体生长进行而通过基板的翘曲或形状等产生其层叠上表面中的应力的逃散并产生影响。由于这些，在比较例中，容易产生发光光谱扩展为约40nm等、或工作10000小时后的光输出功率降低5％以上等可靠性降低。
[0032]
与此相对，根据第1实施方式，由于ingaas阱层401～410的晶格松弛得以抑制，所以与上侧势垒层的界面的平坦性得以维持，能够使其厚度沿着晶体生长方向而均匀地一致。其结果是，变得容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0033]
图4是第2实施方式的半导体发光器件的多量子阱层的示意截面图。
[0034]
ingaas阱层401～410设定为in
x
ga
1-x
as的in混晶比x及厚度t1例如全部相同的层。另一方面，势垒层411～419包含gaas
1-y
p
y
的p混晶比y不同的至少2个区域。在图4中，gaasp势垒层的p混晶比y高的第一区域416～419在p混晶比y低的第二区域411～415的上方晶体生长。gaasp势垒层的第一区域416～419的p混晶比y沿着晶体生长方向(层叠方向)例如从0.051增大至0.054。即，gaasp势垒层411～419的p混晶比y不恒定而是发生变化。
[0035]
需要说明的是，gaasp势垒层411～419的厚度例如全部设定为30nm。若像这样设定，则容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0036]
图5是第3实施方式的半导体发光器件的多量子阱层的示意截面图。
[0037]
ingaas阱层401～410设定为in
x
ga
1-x
as的in混晶比x及厚度t1例如全部相同的层。另一方面，gaasp势垒层411～419包含gaas
1-y
p
y
的p混晶比y不同的至少2个区域。在图5中，gaasp势垒层的p混晶比y高的第一区域416～419在p混晶比y低的第二区域411～415的上方晶体生长(层叠)。即，gaasp势垒层416～419的p混晶比y例如在0.055被恒定。另外，第二区域411～415的p混晶比y例如更低至0.05并且被恒定。
[0038]
gaasp势垒层411～419的厚度例如全部设定为30nm。若像这样设定，则容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0039]
图6是第4实施方式的半导体发光器件的多量子阱层的示意截面图。
[0040]
ingaas阱层401～410设定为in
x
ga
1-x
as的in混晶比x及厚度t1例如全部相同的层。另一方面，gaasp势垒层411～419包含厚度不同的至少2个区域。gaasp势垒层411～419的厚度例如在30.0nm～31.6nm为止例如沿着晶体生长方向(层叠方向)每0.2nm地连续增加。若像这样设定，则容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0041]
图7是第5实施方式的半导体发光器件的多量子阱层的示意截面图。
[0042]
ingaas阱层401～410设定为in
x
ga
1-x
as的in混晶比x及厚度t1例如全部相同的层。另一方面，gaasp势垒层411～419其厚度沿着晶体生长方向(层叠方向)而发生变化。在图7中，厚度大的第三区域416～419通过晶体生长(层叠)而设置于厚度小的第四区域411～415
上。例如，gaasp势垒层的第四区域411～415的厚度例如恒定为30nm，但gaasp势垒层的第三区域416～419的厚度沿着晶体生长方向(层叠方向)例如在30.2～30.8nm为止每0.2nm地连续增加。
[0043]
若像这样设定，则容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0044]
图8是第6实施方式的半导体发光器件的多量子阱层的示意截面图。
[0045]
ingaas阱层401～410设定为in
x
ga
1-x
as的in混晶比x及厚度t1例如全部相同的层。另一方面，gaasp势垒层411～419其厚度沿着晶体生长方向(层叠方向)而发生变化。在图8中，第三区域416～419被设置于厚度小的第四区域411～415的区域之上。例如，gaasp势垒层411～415的厚度例如恒定为30nm，gaasp势垒层416～419的厚度例如恒定为31nm并且大于势垒层411～415的厚度。
[0046]
若像这样设定，则容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0047]
图9是第7实施方式的半导体发光器件的多量子阱层的示意截面图。
[0048]
ingaas阱层401～410设定为in
x
ga
1-x
as的in混晶比x及厚度t1例如全部相同的层。另一方面，势垒层1011～1019设定为由al
z
ga
1-z
as
1-y
p
y
(0.05≤y≤0.058)形成的层，其厚度例如全部设定为30nm。通过在势垒层中添加al而带隙变大，能够提高阱层中的载流子的限制效应。但是，因势垒高度增加而导致载流子注入所需要的偏压也增加。
[0049]
另一方面，对晶格失配造成的影响少，器件特性大致由p混晶比y决定，应变补偿所需要的特性与第1实施方式的情况同等。
[0050]
al
z
ga
1-z
as
1-y
p
y
势垒层1011～1019包含p混晶比y不同的至少2个区域。在图9中，al
z
ga
1-z
as
1-y
p
y
势垒层1011～1019的p混晶比y沿着晶体生长方向(层叠方向)、例如按照像0.05～0.058那样增大的方式发生变化。像这样设定，也容易得到30nm以下的窄的发光光谱宽度，能够将工作10000小时后的光输出功率的降低减少例如1％以下等。
[0051]
图10是第8实施方式的半导体发光器件的示意截面图。
[0052]
在第1实施方式中，在gaas基板12上，包含algaas包层的第一层14、多量子阱层40、包含algaas包层的第二层16依次晶体生长。在第8实施方式中，在另外准备的支撑基板1101的表面，以晶圆状态贴附第二层16的表面后，将用于晶体生长的gaas基板12剥离。作为支撑基板1101，可以设定为例如si、ge、al2o3、al2o3以外的氧化膜及金属中的任一者。
[0053]
根据第8实施方式，多量子阱层的上下通过转印而翻转。即，按照多量子阱层的晶体生长方向朝向支撑基板1101的方式排列。根据本实施方式的多量子阱层，由于ingaas阱层的晶格松弛得以抑制，所以即使进行转印也能够得到与第1实施方式同样的效果。
[0054]
根据第1～第8实施方式的半导体发光器件，提供发光光谱的半值宽度窄并且长时间工作中的可靠性提高的半导体发光器件。这些半导体发光器件波长能够放出例如1000nm以下的红外光。
[0055]
这些半导体发光器件可以广泛用于汽车驾驶系统中使用的lidar(light detection and ranging，光探测和测距)等成像、遥控、光耦合器、以irda(infrared data association，红外数据协会)为代表的红外线通信用光源等。
[0056]
需要说明的是，本发明的实施方式并不限定于这些。多量子阱数并不限定于10等，
只要有可能在ingaas阱层中产生晶格松弛且势垒层为多个形态，就可以适用。另外，使用了gaas基板作为晶体生长用基板，但若在inp、gap、si、ge、氧化膜及al2o3等基板与多量子阱层之间作为包含半导体的晶体生长基底层进行层叠，则并不由于成为ingaas的晶格松弛的基准而单纯以基板的晶格常数来决定ingaas的临界膜厚。这种情况下，晶体生长基底层也可以包含含有in、ga、al、p、as中的任一者的化合物半导体、si、ge及氧化膜中的任一者。
[0057]
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种形态实施，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更。这些实施方式和其变形包含于发明的范围、主旨中，同时包含于权利要求书中记载的发明和其均等的范围内。