高压半导体装置的制作方法

1.本发明实施例是关于半导体装置，特别是关于一种高压半导体装置。


背景技术：

2.高压半导体装置适用于高电压与高功率的集成电路领域，其优点在于符合成本效益，且易相容于其他工艺，已广泛应用于显示器驱动ic元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域中。降低表面电场(reduced surface field,resurf)的原理常被应用于高压半导体装置，以提高耐压性、改善元件效能，并延伸出双重降低表面电场(double resurf)、三重降低表面电场(triple resurf)等等的多重降低表面电场(multi-resurf)的方法。
3.高压半导体装置常使用由电阻器构成的分压器。一般而言，采用具高电阻的电阻器，设置在场氧化层(fox)上。为了节省面积，可将高电阻的电阻器与高压半导体元件整合。高压半导体装置的导通电组依工艺及/或设计需求而调整，但受限于装置的形状，为调整导通电阻需改变电阻器的配置，会破坏电阻器下方的高压半导体元件的电场分布，使降低表面电场的效果变差，导致整体的耐压性不足。


技术实现要素：

4.本发明实施例提供一种高压半导体装置，包括：衬底；基体区(body region)及阱区，位于此衬底中且彼此分隔，其中此基体区具有第一导电类型且此阱区具有与第一导电类型相反的第二导电类型；块体(bulk region)区及源极，位于此基体区中且彼此分隔，其中此块体区具有第一导电类型且此源极具有第二导电类型；漏极，位于该阱区中；隔离区，位于此阱区上且介于此漏极与此源极之间；栅极，位于此基体区上且延伸至部分此隔离区上；电阻器，位于此隔离区上且电连接此块体区和此漏极或电连接此漏极及/或此源极。
附图说明
5.由以下的详细叙述配合所附图式，可最好地理解本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。
6.图1、图2、图3a、图3b、及图4是根据本发明的一些实施例，绘示出高压半导体装置的剖面示意图；
7.图5及图6是根据本发明的一些实施例，绘示出高压半导体装置沿图7c或图7d中的b-b曲线或图8a、图8b、图9a或图9b中的c-c直线的局部剖面示意图；
8.图7a、图7b、图7c、图7d、图8a、图8b、图9a及图9b是根据本发明的一些实施例，绘示出高压导体装置的俯视示意图。
9.附图标记：
10.10,50,60,70a,70b,80a,80b,90a,90b:高压半导体装置
11.20:高压金属氧化物半导体装置
12.30,40:高压横向绝缘栅极双极性晶体管装置
13.100:衬底
14.102:基体区
15.104:阱区
16.106:块体区
17.108:源极
18.110:漏极
19.110p:漏极轮廓
20.112:隔离区
21.114:栅极结构
22.114p:栅极结构内轮廓
23.116,716a,716b,816a,816b,916a,916b:电阻器
24.118,120,120a,120b:内连线
25.202:第一掺杂区
26.204:第二掺杂区
27.302,304:掺杂区
28.502,602a,602b:接触件
29.506,606:绝缘层
30.504,604a,604b:导体
具体实施方式
31.以下揭露提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
32.再者，其中可能用到与空间相对用词，例如「在
……
之下」、「下方」、「较低的」、「上方」、「较高的」等类似用词特征，是为了便于描述图式中一个(些)部件或与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
33.本发明实施例提供一种高压半导体装置。一些实施例中，借由将高压半导体装置的电阻器电连接块体区和漏极或电连接漏极及/或源极，可降低表面电场、改善元件效能。其他实施例中，将电阻器并联导体，还能依照需求而调整元件的导通电阻。一些实施例中，高压半导体装置的块体区为接地端。
34.图1是根据本发明的一些实施例，绘示出高压半导体装置的剖面示意图。高压半导
体装置10包括衬底100、基体区(body region)102、阱区104、块体区106(bulk region)、源极108、漏极110、隔离区112、栅极结构114、电阻器116、以及内连线118和120。衬底100可为半导体衬底，举例而言，包含：元素半导体，包括硅或锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包括硅锗合金、磷砷镓合金、砷铝铟合金、砷铝镓合金、砷铟镓合金、磷铟镓合金及/或磷砷铟镓合金、或上述材料的组合。此外，衬底100也可以是绝缘体上覆半导体(semiconductor on insulator)。在一实施例中，衬底100可为未掺杂的衬底。一些实施例中，衬底100也可为掺杂的衬底，具有第一导电类型或第二导电类型。在本发明的实施例中，第一导电类型与第二导电类型相反。举例而言，第一导电类型为p型且第二导电类型为n型。另一实施例中，第一导电类型为n型且第二导电类型为p型。
35.基体区102位于衬底100中且具有第一导电类型。一些实施例中，基体区102可通过离子注入形成。在第一导电类型是p型的实施例中，可在预定形成基体区102的区域注入硼离子或铟离子，以形成基体区102。在第一导电类型是n型的实施例中，可在预定形成基体区102的区域注入磷离子或砷离子以形成基体区102。
36.阱区104位于衬底100中且具有第二导电类型。一些实施例中，阱区104可通过与前述形成基体区102的类似工艺形成。一些实施例中，基体区102与阱区104彼此分隔，如图1所示。其他实施例中，基体区102可与阱区104接触。
37.块体区106位于基体区102中且具有第一导电类型。一些实施例中，块体区106也可通过离子注入形成。在一可能的实施例中，块体区106的掺杂浓度大于基体区102的掺杂浓度。一些实施例中，块体区106为接地端。
38.源极108位于基体区102中且具有与基体区102相反的第二导电类型。一些实施例中，源极108也可通过离子注入形成。一些实施例中，块体区106与源极108彼此分隔，如图1所示。其他实施例中，块体区106与源极108接触。
39.漏极110位于阱区104中。一些实施例中，漏极110也可通过离子注入形成。一些实施例中，漏极110具有与阱区104相反的第二导电类型，其掺杂浓度大于阱区104的掺杂浓度。在一可能的实施例中，漏极110具有第二导电类型，其掺杂浓度大约等于源极108的掺杂浓度，且源极108与漏极110可以在同一道离子注入工艺中形成。
40.隔离区112位于阱区104上，且介于源极108与漏极110之间。一些实施例中，隔离区112邻接漏极110，如图1所示。其他实施例中，隔离区112与漏极110彼此分隔。隔离区112可包括硅局部氧化物(locos)或浅沟槽隔离(sti)。在一些实施例中，隔离区112为一场氧化层。隔离区112可为氧化物、氮化物、或氮氧化物、或前述的组合，其形成方法包括：将衬底氧化及/或氮化、或执行浅沟槽隔离工艺。一些实施例中，浅沟槽隔离工艺包括：形成硬掩膜层于衬底上并将其图案化、使用此图案化硬掩膜层作为刻蚀掩膜以刻蚀衬底、执行沉积工艺将介电材料填入衬底被刻蚀出的沟槽中、执行平坦化工艺，例如化学机械研磨(cmp)工艺或机械研磨工艺(mechanical grinding process)，以移除介电材料的多余部分，其剩余部分为浅沟槽隔离区。
41.栅极结构114位于基体区102上，且延伸至部分隔离区112上。于一实施例中，栅极结构114(或称栅极电极)为导电材料。于一实施例中，栅极结构114更包含栅极介电层(图未绘示)，位于栅极结构114与衬底100之间。一些实施例中，栅极结构114的形成方法包括：依
序毯覆性沉积一介电材料层(用以形成栅极介电层)及位于其上的导电材料层(用以形成栅极电极)于衬底上，然后借由光刻及刻蚀工艺分别图案化介电材料层及导电材料层，以形成栅极介电层及栅极电极。栅极介电层的材料可包含氧化硅、氮化硅、或前述材料的多层。一些实施例中，栅极介电层包含高介电常数介电材料，举例而言，可包含hf、al、zr、la、mg、ba、ti、ta、pb的硅酸盐或氧化物或前述组合的硅酸盐或氧化物。一些实施例中，栅极介电层的形成方法可包含分子束沉积法(molecular-beam deposition,mbd)、原子层沉积法、等离子增强型化学气相沉积、或前述的组合。栅极电极的材料可包括：非晶硅、多晶硅、一或多种金属、金属氮化物、金属硅化物、导电金属氧化物、或前述的组合。一些实施例中，栅极电极的形成方法可包括化学气相沉积、溅镀、电阻加热蒸镀、电子束蒸镀、或前述的组合。
42.电阻器116位于隔离区112上。一些实施例中，电阻器116的电阻范围约从1m至100m欧姆。一些实施例中，电阻器116为多个多晶硅电阻区段的连接，此些电阻区段的形状为弧形、直线形、或前述的组合。一些实施例中，电阻器116在高压半导体装置10的上视图中的形状为圆形、跑道形、指形、或螺旋形。电阻器116通过内连线118及120分别与块体区106和漏极110电连接。其他实施例中，电阻器116通过其他内连线与漏极110及/或源极108电连接。内连线118及120的材料包括：非晶硅、多晶硅、一或多种金属、金属氮化物、金属硅化物、导电金属氧化物、或前述的组合。一些实施例中，内连线118及120的材料可与栅极电极的材料相同。本发明实施例的电阻器116电连接块体区106和漏极110，具有降低表面电场、改善元件效能以及增加工艺与可靠度的容忍度的效果。一些实施例中，块体区106为接地端。电阻器116的材料可包括：非晶硅、多晶硅、金属氮化物、金属硅化物、导电金属氧化物、金属、上述组合或合金。一些可能的实施例中，电阻器116的材料包括硅铬(sicr)。
43.图2是根据本发明的一些实施例，绘示出高压金属氧化物半导体(mos)装置的剖面示意图。高压金属氧化物半导体装置20与高压半导体装置10类似，不同处为高压金属氧化物半导体装置20更包括第一掺杂区202以及第二掺杂区204。为简化起见，在图2中与图1相同的部件是使用相同的标号并省略其说明。第一掺杂区202位于隔离区112下方，第二掺杂区204位于第一掺杂区202下方并与其形成接面，且第一掺杂区202及第二掺杂区204具有相反的导电类型。一些实施例中，第一掺杂区及第二掺杂区是使用离子注入形成。此些实施例中，第一掺杂区或第二掺杂区包括至少两个次注入区(sub-implant region)，且次注入区具有不同注入浓度。一些实施例中，具有较高注入浓度的次注入区邻近上述接面，且具有较低注入浓度的次注入区远离上述接面。一些实施例中，第一掺杂区202及第二掺杂区204可用来降低隔离区112的表面电场(reduced surface field,resurf)结构，均匀化隔离区112的表面电场。图2中的第一掺杂区202及第二掺杂区204的宽度仅是作为范例，举例而言，第一掺杂区202及第二掺杂区204的宽度可与隔离区112的底部宽度不同，或在另一范例中，第一掺杂区202的宽度也可与第二掺杂区204的宽度不同。
44.图3a是根据本发明的一些实施例，绘示出高压横向绝缘栅极双极性晶体管(ligbt)装置的剖面示意图。高压横向绝缘栅极双极性晶体管装置30与高压半导体装置10类似，不同处为漏极的构成，高压横向绝缘栅极双极性晶体管装置30的漏极是由具有相反导电类型的两个掺杂区302及304所形成。为简化起见，在图3a、图3b与图1相同的部件是使用相同的标号并省略其说明。一些实施例中，高压横向绝缘栅极双极性晶体管装置30的电阻器116由内连线120a及120b分别与前述两个掺杂区302及304连接。此些实施例也具有前
述降低表面电场、改善元件效能、增加工艺与可靠度的容忍度的效果。其他实施例中，如图3b所示，高压横向绝缘栅极双极性晶体管装置30更包括一掺杂区306，位于隔离区112与掺杂区302之间且具有第二导电类型。此类实施例中，前述位于隔离区112与掺杂区302之间的掺杂区未与内连线120a及120b连接。此位于隔离区112与掺杂区302之间的掺杂区可改善高压横向绝缘栅极双极性晶体管装置的击穿电压。
45.图4是根据本发明的其他实施例，绘示出绝缘栅极双极性晶体管装置的剖面示意图，高压横向绝缘栅极双极性晶体管装置40与高压横向绝缘栅极双极性晶体管装置30类似，不同处为高压横向绝缘栅极双极性晶体管装置40的两个掺杂区302及304是彼此分隔的。由于掺杂区302与304彼此分隔，因此，流经掺杂区302进入内连线120a的电流变大，因而增加掺杂区302与阱区104之间的压差，使高压横向绝缘栅极双极性晶体管装置40快速地被触发。在本实施例中，掺杂区302及304之间的距离影响高压横向绝缘栅极双极性晶体管装置40的触发电压。在前述如图3b所示的具有掺杂区306的实施例中，其两个掺杂区302及304也可是彼此分隔的。
46.图5及图6是根据本发明的一些实施例，绘示出高压半导体装置中的电阻器与导体并联的局部剖面示意图。一些实施例中，图5或图6可为图7c、图7d、图8a、图8b、图9a或图9b中的高压半导体装置沿个别图中的b-b曲线或c-c直线的剖面示意图。以下将叙述此些实施例中的并联方式、目的以及功效。图5是根据一些实施例，绘示出高压半导体装置50的局部剖面图，包括隔离区112、电阻器116、接触件502、导体504、以及绝缘层506。导体504设置于电阻器116上，绝缘层506设置于导体504与电阻器116之间，接触件502设置绝缘层506中。于一实施例中，导体504位于电阻器116延伸方向，导体504在不影响表面电场的情况下，具有调整半导体装置的阻值。于一较佳实施例中，导体504仅位于部分电阻器116延伸方向，并通过接触件502与局部电阻器116并联。一些实施例中，导体504与电阻器116对应的垂直投影范围至少部分重叠。其他实施例中，导体504的垂直投影范围小于电阻器116的垂直投影范围。导体504的材料可包括：非晶硅、多晶硅、金属氮化物、金属硅化物、导电金属氧化物、金属、上述组合或合金。举例而言，导体504可包括cr、au、ag、w、al、前述金属形成的合金、或sicr。导体504的形状依电阻器的414的形状而定，本发明实施例并不限定导体140的形状。接触件502的材料可包括：非晶硅、多晶硅、一或多种金属、金属氮化物、金属硅化物、导电金属氧化物、或前述的组合。绝缘层506的材料可包括：氧化物、氮化物、或氮氧化物、或前述的组合。导体504与电阻器116的相对面积比例，本领域技术人员可依照实际需求调整。
47.图6是根据其他实施例，绘示出高压半导体装置60的局部剖面示意图，与图5的高压半导体装置50的差异在导体的配置。高压半导体装置60包括隔离区112、电阻器116、接触件602a及602b、导体604a及604b、以及绝缘层606。导体604a、604b设置于电阻器116上，绝缘层606设置于导体604a、604b与电阻器116之间，接触件602a、602b设置绝缘层606中。在一实施例中，导体604a及604b位于电阻器116延伸方向，并通过接触件602a及602b分别与其下方的部分的电阻器116局部并联。一些实施例中，导体604a、604b与电阻器116对应的垂直投影范围至少部分重叠。其他实施例中，导体604a、604b的垂直投影范围小于电阻器116的垂直投影范围。导体604a及604b的形状依其分别并联的部分电阻器的116的形状或设计上的需求而定，本发明实施例并不限制导体604a及604b的形状。导体604a及604b可包括cr、au、ag、w、al、前述金属形成的合金、或sicr。一些实施例中，导体604a及604b是由相同的材料形成。
其他实施例中，导体604a及604b是由不同的材料形成。接触件602a及602b的材料可包括：非晶硅、多晶硅、一或多种金属、金属氮化物、金属硅化物、导电金属氧化物、或前述的组合。一些实施例中，接触件602a及602b是由相同的材料形成。其他实施例中，接触件602a及602b是由不同的材料形成。绝缘层606的材料可包括：氧化物、氮化物、或氮氧化物、或前述的组合。前述两个导体604a及604b仅为范例，本发明实施例亦未限制与电阻器局部并联的导体数量，此数量是依工艺或设计需求而定，可为一或多个。将导体与电阻器局部并联的一些实施例中，可依工艺及/或设计需求调整元件的导通电阻，同时不改变电阻器配置，亦即可维持降底表面电场的效果。举例而言，导体与电阻器局部并联的高压半导体装置具有调整电阻值功效，可用于元件尺寸放大或缩小时，将阻值维持在设计值。导体604a及604b与电阻器116的相对面积比例，本领域技术人员可依照实际需求调整。
48.图7a、图7b、图7c、图7d、图8a、图8b、图9a及图9b是根据本发明的一些实施例，绘示出高压导体装置的俯视示意图。图7a绘示出高压半导体装置70a的俯视示意图，包括：基体区102、块体区106、源极108、漏极110、隔离区112、栅极结构114、以及电阻器716a。块体区106包围基体区102、基体区102包围源极108、源极108包围栅极结构114、栅极结构114包围隔离区112、且隔离区112包围漏极110。漏极110具有漏极轮廓110p，栅极结构114具有栅极结构内轮廓114p。一些实施例中，漏极110为环形。如图7a所示，电阻器716a为圆形螺旋，设置于隔离区112上和漏极轮廓110p与栅极结构内轮廓114p之间，并围绕漏极轮廓110p。一些实施例中，通过内连线(未绘示)，电阻器716a一端电连接漏极110且另一端电连接块体区106。其他实施例中，电阻器716a通过其他内连线与漏极110及/或源极108电连接。一些实施例中，电阻器716a的电阻范围约从1m至100m欧姆。根据本发明的一些实施例，如图7c所绘示，高压半导体装置70a具有设置于部分电阻器716a上的导体704，导体704在上视图中的形状及面积与其下方的部分电阻器716a相同并与此部分电阻器716a并联。其他实施例中，导体704的形状或面积可与其下方的部分电阻器716a不同。本发明实施例未限制导体704的数量，依工艺或设计需求而定，可为一或多个。导体704的材料可包括：非晶硅、多晶硅、金属氮化物、金属硅化物、导电金属氧化物、金属、上述组合或合金。一些实施例中，前述导体的材料包括cr、au、ag、w、al、前述金属形成的合金、或sicr。一些实施例中，图1、图2、图3a、图3b、及图4可为高压半导体装置70a沿图7a或图7c的a-a’直线的剖面示意图。根据一些实施例，图5可为高压半导体装置70a沿图7c的b-b曲线的剖面示意图。
49.图7b是根据本发明的一些实施例，绘示出高压半导体装置的俯视示意图。高压半导体装置70b与高压半导体装置70a类似，不同处为电阻器的配置。为简化起见，在图7b中与图7a相同的部件是使用相同的标号并省略其说明。高压半导体装置70b的电阻器716b包含多个同心环形电阻，设置于隔离区112上和漏极轮廓110p与栅极结构内轮廓114p之间且彼此分隔，并围绕漏极轮廓110p。一些实施例中，电阻器716b的多个同心环形电阻各自与漏极110及块体区106电连接。一些实施例中，在个别的环形电阻上设置两个不重叠的接点，使用内连线，将一接点电连接至漏极110且另一接点电连接至块体区106。接点的设置可依工艺需求而定。本发明实施例未限制环形电阻的数量，其也可为一个。环形电阻的形状可依高压半导体装置的形状而定，举例而言，可包括圆形、椭圆形。一些实施例中，电阻器716b的电阻范围约从1m至100m欧姆。根据本发明的一些实施例，如图7d所绘示，高压半导体装置70b具有设置于部分电阻器716b上的导体704，导体在704上视图中的形状及面积与其下方的部分
电阻器716b相同并与其下方的部分电阻器716b并联。其他实施例中，导体704的形状或面积可与其下方的部分电阻器716b不同。图7d所绘示的两个导体704仅为示例性的，依工艺或设计需求而定，其数量可为一或多个。一些实施例中，前述导体的材料包括cr、au、ag、w、al、或前述金属形成的合金。一些实施例中，图6可为高压半导体装置70b沿图7d的b-b曲线的剖面示意图。
50.图8a是根据本发明的一些实施例，绘示出高压半导体装置的俯视示意图。如图所示，高压半导体装置80a为跑道形装置，包括：基体区102、块体区106、源极108、漏极110、隔离区112、栅极结构114、以及电阻器816a。块体区106包围基体区102、基体区102包围源极108、源极108包围栅极结构114、栅极结构114包围隔离区112、且隔离区112包围漏极110。漏极110具有漏极轮廓110p，栅极结构114具有栅极结构内轮廓114p。如图8a所示，电阻器816a为跑道形螺旋，设置于隔离区112上和漏极轮廓110p与栅极结构内轮廓114p之间，并围绕漏极轮廓110p。一些实施例中，通过内连线(未绘示)，电阻器816a一端电连接漏极110且另一端电连接块体区106。其他实施例中，电阻器816a通过其他内连线与漏极110及/或源极108电连接。一些实施例中，电阻器816a的电阻范围约从1m至100m欧姆。根据本发明的一些实施例，高压半导体装置80a具有设置于部分电阻器816a上的一或多个导体，此(或此些)导体的配置，包括：在上视图中的形状及面积、与其下方部分电阻器816a的并联方式、导体的材料等等，和前述设置于电阻器716a上的导体类似，此处不重复叙述。应注意的是，本发明实施例并未限制导体的设置位置，举例而言，可设置于弧度部分的电阻器816a上、或直线部分的电阻器816a上，也可同时设置于弧度部分及直线部分的电阻器816a上。一些实施例中，图1、图2、图3a、图3b、及图4可为高压半导体装置80a沿图8a的a-a’直线的剖面示意图。在高压半导体装置80a具有设置于图8a的c-c直线上的一或多个导体的实施例中，图5或图6可为高压半导体装置80a沿图8a的c-c直线的剖面示意图。
51.图8b是根据本发明的一些实施例，绘示出高压半导体装置的俯视示意图。高压半导体装置80b与高压半导体装置80a类似，不同处为电阻器的配置。为简化起见，在图8b中与图8a相同的部件是使用相同的标号并省略其说明。高压半导体装置20b的电阻器816b包含多个环形跑道形电阻，设置于隔离区112上和漏极轮廓110p与栅极结构内轮廓114p之间且彼此分隔，并围绕漏极轮廓110p。一些实施例中，电阻器816b的多个跑道形电阻各自与漏极110及块体区106电连接。举例而言，可在个别的跑道形电阻上设置两个不重叠的接点，并使用内连线将一接点电连接至漏极110，且将另一接点电连接至块体区106。接点的设置可依工艺需求而定。本发明实施例未限制跑道形电阻的数量，其也可为一个。一些实施例中，电阻器816b的电阻范围约从1m至100m欧姆。根据本发明的一些实施例，高压半导体装置80b具有设置于部分电阻器816b上的一或多个导体，此(或此些)导体的配置，包括：在上视图中的形状及面积、与其下方部分电阻器816b的并联方式、导体的材料等等，和前述设置于电阻器716b上的导体类似，此处不重复叙述。在高压半导体装置80b具有设置于图8b的c-c直线上的一或多个导体的实施例中，图5或图6可为高压半导体装置80b沿图8b的c-c直线的剖面示意图。前述设置导体于直线图8b的c-c直线上仅是作为范例，导体也可设置于其他处，例如弧度部分的电阻器816b上或其他直线部分的电阻器816b上。
52.图9a是根据本发明的一些实施例，绘示出高压半导体装置90a的俯视示意图。如图所示，高压半导体装置90a为指形装置，包括：基体区102、块体区106、源极108、漏极110、隔
离区112、栅极结构114、以及电阻器916a。块体区106包围基体区102、基体区102包围源极108、源极108包围栅极结构114、栅极结构114包围隔离区112、且隔离区112包围漏极110。漏极110具有漏极轮廓110p，栅极结构114具有栅极结构内轮廓114p。一些实施例中，漏极110为指状。如图9a所示，电阻器916a为指状螺旋形，设置于隔离区112上和漏极轮廓110p与栅极结构内轮廓114p之间，并围绕漏极轮廓110p。一些实施例中，通过内连线(未绘示)，电阻器916a一端电连接漏极110且另一端电连接块体区106。其他实施例中，电阻器916a通过其他内连线与漏极110及/或源极108电连接。一些实施例中，电阻器916a的电阻范围约从1m至100m欧姆。根据本发明的一些实施例，高压半导体装置90a具有设置于部分电阻器916a上的一或多个导体，此(或此些)导体的配置，包括：在上视图中的形状及面积、与其下方电阻器916a或部分电阻器916a的并联方式、导体的材料等等，和前述设置于电阻器716a上的导体类似，此处不重复叙述。应注意的是，本发明实施例并未限制导体的设置位置，举例而言，可设置于弧度部分的电阻器916a上、于直线部分的电阻器916a上，也可同时设置于弧度部分及直线部分的电阻器916a上。一些实施例中，图1、图2、图3a、图3b、及图4可为高压半导体装置90a沿图9a的a-a’直线的剖面示意图。在高压半导体装置90a具有设置于图9a的c-c直线上的一或多个导体的实施例中，图5或图6可为高压半导体装置90a沿图9a的c-c直线的剖面示意图。
53.图9b是根据本发明的一些实施例，绘示出高压半导体装置90b的俯视示意图。高压半导体装置90b与高压半导体装置90a类似，不同处为电阻器的配置。为简化起见，在图9b中与图9a相同的部件是使用相同的标号并省略其说明。高压半导体装置90b的电阻器916b包含多个指形电阻(或同心指形电阻)，设置于隔离区112上和漏极轮廓110p与栅极结构内轮廓114p之间且彼此分隔，并围绕漏极轮廓110p。一些实施例中，电阻器916b的多个指形电阻各自与漏极110及块体区106电连接。一些实施例中，在个别的环形电阻上设置两个不重叠的接点，使用内连线，将一接点电连接至漏极110且另一接点电连接至块体区106。接点的设置可依工艺需求而定。本发明实施例未限制指形电阻的数量，其也可为一个。一些实施例中，电阻器916b的电阻范围约从1m至100m欧姆。根据本发明的一些实施例，高压半导体装置90b具有设置于部分电阻器916b上的一或多个导体，此(或此些)导体的配置，包括：在上视图中的形状及面积、与其下方电阻器916b或部分电阻器916b的并联方式、导体的材料等等，和前述设置于电阻器716b上的导体类似，此处不重复叙述。在高压半导体装置90b具有设置于图9b的c-c直线上的一或多个导体的实施例中，图5或图6可为高压半导体装置90b沿图9b的c-c直线的剖面示意图。前述设置导体于直线图9b的c-c直线上仅是作为范例，导体也可设置于其他处，例如弧度部分的电阻器916b上或其他直线部分的电阻器916b上。前述多个不同形状的高压半导体装置，仅是作为本发明实施例的范例，并非用来限制本发明实施例，本发明实施例也适用于其他形状的高压半导体装置。
54.根据本发明的一些实施例，将高压半导体装置的电阻器设于隔离区上并电连接块体区和漏极，可具有降低表面电场的效果，并改善元件效能。举例而言，在不同的工艺条件下，皆能维持击穿电压在特定数值上，例如装置的阱区在不同掺杂浓度的情况下，皆能维持击穿电压在500v以上。本发明的进一步实施例中，将导体与电阻器局部并联，除降低表面电场且改善元件效能的效果外，还能依工艺及/或设计需求，调整元件的导通电阻。
55.以上概述数个实施例的特点，以便本领域技术人员可更好地了解本发明的各个方
面。本领域技术人员，应理解其可轻易地利用本发明实为基础，设计或修改其他工艺及结构，以达到和此中介绍的实施例的相同的目的及/或优点。本领域技术人员，也应理解此类等效的结构并无背离本发明的精神与范围，且其可于此作各种的改变、取代、和替换而不背离本发明的精神与范围。