IGBT的制造方法和IGBT与流程

igbt的制造方法和igbt
技术领域
1.本发明涉及igbt(绝缘栅双极晶体管)技术领域，尤其涉及一种igbt的制造方法和igbt。


背景技术：

2.igbt集mos(金属-氧化物半导体)栅控制和bjt(双极结型晶体管)电导调制电流于一身，具有输入阻抗高、开关损耗小、速度快、电压驱动功率小等特点，广泛应用于高电压、高电流、大功率和中高频率的场合。导通压降决定了器件工作时的导通损耗，限制了器件的最大输出功率，为了尽可能的提高igbt的性能，需要不断的降低其导通压降，它主要由原胞结构、原胞尺寸、排列布局、衬底厚度等因素决定。igbt器件导通等效电阻主要包括正面mos电阻rc，jfet(结型场效应晶体管)区域电阻rj，漂移区电阻rd以及衬底pn结电阻rp。
3.对于igbt来说，降低器件导通压降，主要是通过降低正面mos电阻rj和漂移区电阻rd电阻。
4.针对漂移区电阻rd，主要通过降低漂移区厚度来实现。迄今为止，主要有穿通型pt-igbt、非穿通型npt-igbt和场截止型fs-igbt三种结构，三者之间的主要差异是不同的衬底pn结结构和不同的漂移区厚度。相对pt-igbt和npt-igbt来讲，fs-igbt具有最薄的厚度，其正向导通压降得到明显的下降，该结构在igbt产品中得到了广泛的应用。然而，随着半导体晶圆尺寸的不断提高，工艺复杂程度以及很高的碎片率严重的限制了igbt性能的不断提升。
5.针对电阻rj，目前主要有三类方法：第一、采用沟槽栅代替平面栅结构，将平面栅中的jfet区域去除，有效地增大了器件的电流密度；第二、在普通沟槽栅结构的基础上，mitsubishi(三菱)公司提出一种新结构叫cstbt(carrier stored trench gate bipolar transistor，载流子贮存挖槽栅双极型晶体管)，其在pbody(p型体区)下方设置n型载流子存储层，可以提升正面载流子浓度，然而该n型载流子存储层的引入将导致击穿电压的下降；第三、不断降低元胞尺寸，这种方法可以提高元胞密度，降低导通压降，然而随着沟槽栅尺寸的降低，晶圆很容易出现翘曲的问题，导致高的碎片率。
6.图1-图5示出了现有技术中制造igbt的部分步骤。参照图1，沿箭头所指方向向半导体晶圆中注入杂质离子，形成一层n型重掺杂层201作为n型载流子存储层。图1中只示出了半导体晶圆在纵向上的局部，所以采用打断线进行示意。然后，根据图2，对半导体晶圆进行刻蚀以形成第一个沟槽202和第二个沟槽203。在制造过程中，会在半导体晶圆上刻蚀形成若干沟槽，以同时制造若干igbt。参照图3，作为一种示意，刻蚀形成的沟槽包括第一个沟槽202、第二个沟槽203、第三个沟槽301和第四个沟槽302。这些沟槽往往为平行设置，因为应力的原因，晶圆很容易出现翘曲的问题，导致高的碎片率。
7.在制作沟槽之后，参照图4，在第一个沟槽202中制作形成第一个沟槽栅204，在第二个沟槽203中制作形成第二个沟槽栅221。然后，制作igbt的其他结构最终形成图5所示的igbt的结构。其中，n+表示n型重掺杂的区域，n表示n型掺杂的区域，p+表示p型重掺杂的区
域，p表示p型掺杂的区域，e表示发射极，c表示集电极。
8.在制造过程中，形成n型重掺杂层201作为n型载流子存储层，可以提升正面载流子浓度，然而该n型载流子存储层的引入将导致击穿电压的下降。


技术实现要素：

9.本发明要解决的技术问题是为了克服现有技术中igbt的击穿电压下降缺陷，提供一种igbt的制造方法和igbt。
10.本发明是通过下述技术方案来解决上述技术问题：
11.本发明提供一种igbt的制造方法，igbt包括沟槽栅，igbt的制造方法包括以下步骤：
12.在半导体衬底中制作形成沟槽；
13.在半导体衬底中制作形成载流子存储区，载流子存储区自沟槽的侧壁向衬底单元的内部延伸预设距离；
14.对沟槽的底部进行刻蚀以使沟槽达到预设深度；
15.在加深的沟槽中制作形成沟槽栅。
16.较佳地，在半导体衬底中制作形成载流子存储区之后，载流子存储区的底部不高于沟槽的底面。
17.较佳地，在半导体衬底中制作形成载流子存储区之后，预设距离小于第一距离的一半，第一距离为两个侧壁之间的距离，两个侧壁为分别属于两个沟槽的相邻的侧壁。
18.较佳地，半导体衬底若干个衬底单元，衬底单元用于制造至少一个igbt；若干个衬底单元包括第一衬底单元和第二衬底单元；
19.在半导体衬底中制作形成沟槽的步骤包括：
20.在第一衬底单元中制作形成第一沟槽，在第二衬底单元中制作形成第二沟槽，第一沟槽的延伸方向与第二沟槽的延伸方向正交。
21.较佳地，若干个衬底单元成矩阵式排布。
22.较佳地，第一衬底单元与第二衬底单元相邻。
23.较佳地，在半导体衬底中制作形成沟槽的步骤包括：
24.在一个衬底单元中制作形成若干个沟槽，若干个沟槽的延伸方向互相平行。
25.本发明还提供一种igbt，该igbt根据本发明的igbt的制造方法制造形成。
26.本发明的积极进步效果在于：本发明通过优化igbt正向导通时载流子的分布，降低导通压降vce(on)以降低器件的导通损耗。
附图说明
27.图1为现有技术中制造igbt的过程中制作形成载流子存储层的示意图。
28.图2为现有技术中制造igbt的过程中制作形成沟槽的示意图。
29.图3为现有技术中制造igbt的过程中晶圆上的沟槽的布设的示意图。
30.图4为现有技术中制造igbt的过程中制作形成沟槽栅的示意图。
31.图5为现有技术的igbt的结构示意图。
32.图6为本发明的实施例1的igbt的制造方法的流程图。
33.图7为本发明的实施例1的igbt的制造方法执行步骤s101之后的半导体衬底的示意图。
34.图8为本发明的实施例1的igbt的制造方法执行步骤s102之后的半导体衬底的示意图。
35.图9为本发明的实施例1的igbt的制造方法执行步骤s103之后的半导体衬底的示意图。
36.图10为本发明的实施例1的igbt的制造方法制造形成的igbt的结构示意图。
37.图11为本发明的实施例2的igbt的制造方法在半导体衬底上布设沟槽的示意图。
38.图12为本发明的实施例3的igbt的制造方法在半导体衬底上布设沟槽的示意图。
39.图13为本发明的实施例4的igbt的制造方法在半导体衬底上布设沟槽的示意图。
具体实施方式
40.下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
41.实施例1
42.本实施例提供一种igbt的制造方法。制造形成的igbt包括沟槽栅。参照图6，该igbt的制造方法包括以下步骤：
43.步骤s100、制作场氧，制备p型环(pring)。场氧和p型环从具体制作方法以及场氧和p型环的具体设置的位置，是本领域技术人员清楚的，此处不再赘述。
44.步骤s101、在半导体衬底中制作形成沟槽。具体实施时，参照图7，在半导体衬底中制作形成第三沟槽415和第二沟槽404。
45.步骤s102、在半导体衬底中制作形成载流子存储区。载流子存储区自沟槽的侧壁向衬底单元的内部延伸预设距离。载流子存储区自沟槽的侧壁向衬底单元的内部延伸预设距离。参照图11，第一载流子存储区416是自第一侧壁418延伸形成的载流子存储区，第一侧壁418是第二沟槽404的一个侧壁；第二载流子存储区417是自第二侧壁419延伸形成的载流子存储区，第二侧壁419是第三沟槽415的一个侧壁。第一侧壁418和第二侧壁419是分别属于第二沟槽404和第三沟槽415的两个相邻的侧壁。第一载流子存储区416是自第一侧壁418向衬底单元中延伸的距离为d，第一侧壁418和第二侧壁419之间的距离为d1，d小于d1的一半，即，第一载流子存储区416与第二载流子存储区417不相接。
46.形成载流子存储区的步骤可通过倾斜注入的方式实现。
47.作为一种可选的实施方式，载流子存储区的底部略低于沟槽的底面。
48.在一种可选的实施方式中，在进行离子注入以形成载流子存储区的过程中，注入的杂质离子扩散至沟槽的底部(即沟槽的底面的下方的衬底区域)，所以，载流子存储区包括自沟槽的底面向衬底单元的背面延伸的部分区域。
49.步骤s103、对沟槽的底部进行刻蚀以使沟槽达到预设深度。参照图9，经过刻蚀后，沟槽的深度增大，形成加深的第二沟槽424和加深的第三沟槽425，加深的第二沟槽424和加深的第三沟槽425的底部均低于载流子存储区的底部。
50.步骤s104、在加深的沟槽中制作形成沟槽栅。制作沟槽栅的具体方式是本领域技术人员清楚的，此处不再赘述。
51.步骤s105、制备p型体区，进行n型源/漏掺杂以制备nsd，进行p型源/漏掺杂以制备psd。
52.然后，进行正面金属化，进行背面工艺，即可形成如图10所示的igbt结构。其中，405表征载流子存储层，406表征沟槽栅，407表征p型体区，408表征nsd，409表征psd，n+表示n型重掺杂的区域，n表示n型掺杂的区域，p+表示p型重掺杂的区域，p表示p型掺杂的区域，e表示发射极，c表示集电极，场氧和p型环的制备和具体位置是本领域技术人员清楚的，图中未示出。
53.因为采用了载流子存储区，载流子存储区之间不相连接，本实施例的igbt的制造方法在不降低器件击穿电压的基础上，优化igbt正向导通时载流子的分布，降低导通压降vce(on)以降低器件的导通损耗。
54.本实施例还提供一种igbt，该igbt根据本实施例的igbt的制造方法制造得到。该igbt的具体结构参照图10所示，此处不再赘述。
55.实施例2
56.本发明提供一种igbt的制造方法。本实施例的igbt的制造方法的步骤与实施例1的igbt的制造方法基本相同，区别在于，制作形成的沟槽的布设方式不同。
57.参照图11，晶圆上设置有若干个衬底单元，为了便于说明，图中以虚线表征各个衬底单元的边界。衬底单元用于制造至少一个绝缘栅双极晶体管，绝缘栅双极晶体管包括沟槽栅。作为一种示意，参照图11，若干个衬底单元包括第一衬底单元401和第二衬底单元402。
58.在步骤s101中，在第一衬底单元401中制作形成第一沟槽403，在第二衬底单元402中制作形成第二沟槽404，第一沟槽403的延伸方向与第二沟槽404的延伸方向正交。
59.作为一种可选的实施方式，若干个衬底单元成矩阵式排布。具体参照图11所示，任意一个衬底单元中制作形成的沟槽栅与该衬底单元相邻的衬底单元中制作形成的沟槽栅正交排布。
60.作为一种可选的实施方式，若干个衬底单元成矩阵式排布。
61.在一种可选的实施方式中，一个衬底单元用于制造若干个绝缘栅，若干个沟槽栅的延伸方向互相平行。参照图11，第二衬底单元402包括第二沟槽404和第三沟槽415，第二沟槽404用于制造一个绝缘栅，第三沟槽415用于制造一个绝缘栅，第二沟槽404和第三沟槽415的延伸方向平行，也即，第二衬底单元402中制造形成的两个绝缘栅的延伸方向平行。
62.作为一种可选的实施方式，任意两个相邻的衬底单元中，其中一个衬底单元中的沟槽的延伸方向与另一个衬底单元中的沟槽的延伸方向正交设置。
63.相对于现有技术中晶圆上所有的沟槽栅均平行分布的制造方法，本实施例的igbt的制造方法将沟槽栅正交分布，有利于释放水平和垂直两个方向的应力，可以降低深槽刻蚀后带来的圆片翘曲。
64.实施例3
65.在实施例2的基础上，本实施例提供一种igbt的制造方法。该igbt的制造方法的步骤与实施例2的igbt的制造方法基本相同，区别在于晶圆上的每个衬底单元所包括的沟槽的数量不同。参照图12，一个衬底单元中包括3个沟槽，每一个沟槽用于制作生成一个沟槽栅。一个衬底单元中的3个沟槽平行设置，也即，一个衬底单元中制造形成的3个绝缘栅的延
伸方向平行。
66.实施例4
67.在实施例2的基础上，本实施例提供一种igbt的制造方法。该igbt的制造方法的步骤与实施例2的igbt的制造方法基本相同，区别在于晶圆上的每个衬底单元所包括的沟槽的数量不同。参照图13，一个衬底单元中包括4个沟槽，每一个沟槽用于制作生成一个沟槽栅。一个衬底单元中的4个沟槽平行设置，也即，一个衬底单元中制造形成的4个绝缘栅的延伸方向平行。
68.在其他可选的实施方式中，晶圆上的每个衬底单元所包括的沟槽的数量可以根据需求合理设置。不同的衬底单元中包括的沟槽的数量可以不同。
69.虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。