电子封装件的制作方法

1.本发明有关一种半导体封装制程，尤指一种具屏蔽结构的电子封装件。


背景技术：

2.随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集成度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装件的尺寸或体积也随之不断缩小，借以使该半导体封装件达到轻薄短小的目的。
3.为符合电子产品轻薄短小的趋势，使得其上封装件的设置密度增加，但是此将导致封装件间容易产生电磁干扰(electromagnetic interference，emi)的现象。
4.为解决各电子封装件之间的电磁干扰的问题，通常会于封装件的封装过程中，于外部设置屏蔽件，以避免各封装件间的电磁干扰。
5.如图1所示，悉知半导体封装件1通过于一封装基板10上设置至少一半导体元件11,11’，再以封装胶体13包覆该半导体元件11,11’，之后，经由导电胶120将一屏蔽罩12接合于该封装基板10上，以令该屏蔽罩12遮盖该半导体元件11,11’。
6.然而，悉知半导体封装件1中，该导电胶120的粘着性会受到温度、湿度及其它环境因素的影响而降低，致使该屏蔽罩12容易从该封装基板10上剥离或脱落。
7.此外，当该屏蔽罩12固定至该封装胶体13上时，该屏蔽罩12的尺寸与形状需与该封装胶体13的尺寸与形状相互配合，因而两者的配合度需极为精密，使该屏蔽罩12与该封装胶体13于制作上需具备一定的相对位置的准确度，导致制作成本提高且耗费制程时间。
8.另外，该屏蔽罩12与该封装胶体13于尺寸与形状需相互配合，故若配置不同尺寸与形状的半导体元件11,11’时，需搭配不同尺寸与形状的屏蔽罩，导致需特制模具，以制作不同尺寸与形状的封装胶体13，因而增加制作成本与时间。
9.因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。


技术实现要素：

10.鉴于上述悉知技术的种种缺陷，本发明提供一种电子封装件，可避免屏蔽结构从承载件上剥离或脱落的问题。
11.本发明的电子封装件包括：承载件；电子元件，其设于该承载件上；以及屏蔽结构，其包含多个焊线部，且各该焊线部以连续打线方式立设于该承载件上，其中，该焊线部呈弧形线状，其定义有第一线段、第二线段及连接该第一线段与第二线段的弯折段。
12.前述的电子封装件中，该第一线段的长度与该第二线段的长度为不相等。
13.前述的电子封装件中，该焊线部为单一线段。
14.前述的电子封装件中，该屏蔽结构形成一封闭回路。
15.前述的电子封装件中，还包括包覆该电子元件与该屏蔽结构的封装层。例如，该屏蔽结构局部外露于该封装层。又包括形成于该封装层上的屏蔽层。进一步，该屏蔽层电性连接该承载件；或者，该屏蔽层接触该屏蔽结构；亦或，该屏蔽层未接触该屏蔽结构。
16.前述的电子封装件中，该多个焊线部之间全部连续打线，使该屏蔽结构呈一体式。
17.前述的电子封装件中，该多个焊线部的其中相邻两者之间中断连续打线，使该屏蔽结构呈不连续的多段式。
18.本发明还提供一种电子封装件，包括：承载件；电子元件，其设于该承载件上；以及屏蔽结构，其包含多个焊线部，且各该焊线部以连续打线方式立设于该承载件上，其中，该焊线部具有第一焊线及第二焊线，该第一焊线呈弧形线状且其一端对应该第二焊线配置，同时该第二焊线为单一线段且其立设于该承载件上。
19.前述的电子封装件中，该第一焊线相对该承载件的高度低于该第二焊线相对该承载件的高度。
20.前述的电子封装件中，该第一焊线定义有第一线段、第二线段及连接该第一线段与第二线段的弯折段。
21.前述的电子封装件中，该第二焊线以其一端处结合至该第一焊线所接置之处。
22.前述的电子封装件中，还包括包覆该电子元件与该屏蔽结构的封装层。例如，该屏蔽结构局部外露于该封装层。又包括形成于该封装层上的屏蔽层。例如，该屏蔽层电性连接该承载件；或者，该屏蔽层接触该屏蔽结构；亦或，该屏蔽层未接触该屏蔽结构。
23.由上可知，本发明的电子封装件中，主要经由该焊线部作为屏蔽结构，以焊接于该承载件上，而不会受温度、湿度及其它环境因素的影响，故相比于悉知技术，本发明的电子封装件可有效避免该屏蔽结构从该承载件上剥离或脱落的问题。
附图说明
24.图1为悉知半导体封装件的剖视示意图。
25.图2为本发明的电子封装件的第一实施例的上视示意图。
26.图2’为本发明的电子封装件的第一实施例的其中一视角的剖视示意图。
27.图2a为图2的屏蔽结构的制作方式的侧面示意图。
28.图2b为图2a的另一态样示意图。
29.图3a为本发明的电子封装件的第一实施例的另一视角的剖视示意图。
30.图3a’为图3a的另一态样的剖视示意图。
31.图3b为本发明的电子封装件的第二实施例的剖视示意图。
32.图3c为本发明的电子封装件的第三实施例的剖视示意图。
33.图4a为本发明的电子封装件的第四实施例的局部上视示意图。
34.图4b为图4a的局部立体示意图。
35.图4c及图4c’为图4a的不同态样的剖视示意图。
36.图5为本发明的电子封装件的第五实施例的剖视示意图。
37.图6为本发明的电子封装件的第六实施例的上视示意图。
38.附图标记说明
[0039]1ꢀꢀꢀꢀꢀꢀꢀ
半导体封装件
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
ꢀꢀꢀꢀꢀꢀ
封装基板
[0040]
11,11
’ꢀ
半导体元件
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12
ꢀꢀꢀꢀꢀꢀ
屏蔽罩
[0041]
120
ꢀꢀꢀꢀꢀ
导电胶
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
13
ꢀꢀꢀꢀꢀꢀ
封装胶体
[0042]
2,2’,3,4,5,6 电子封装件
ꢀꢀꢀꢀꢀ
20
ꢀꢀꢀꢀꢀꢀ
承载件
[0043]
20a
ꢀꢀꢀꢀꢀ
第一侧
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20b
ꢀꢀꢀꢀꢀ
第二侧
[0044]
20c
ꢀꢀꢀꢀꢀ
侧面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200
ꢀꢀꢀꢀꢀ
线路层
[0045]
201
ꢀꢀꢀꢀꢀ
电性接触垫
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
202,202’,302,402功能垫
[0046]
203
ꢀꢀꢀꢀꢀ
接地部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
21
ꢀꢀꢀꢀꢀꢀ
电子元件
[0047]
21a
ꢀꢀꢀꢀꢀ
作用面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
21b
ꢀꢀꢀꢀꢀ
非作用面
[0048]
210
ꢀꢀꢀꢀꢀ
电极垫
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
211
ꢀꢀꢀꢀꢀ
导线
[0049]
22,22’,32,42,52 屏蔽结构
ꢀꢀꢀꢀ
220,220’,320,420,520焊线部
[0050]
220a
ꢀꢀꢀꢀ
球体
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
220b
ꢀꢀꢀꢀ
截断处
[0051]
220c,521c 弯折段
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
221,321,521a第一线段
[0052]
222,322,521b 第二线段
ꢀꢀꢀꢀꢀꢀꢀꢀ
23
ꢀꢀꢀꢀꢀꢀ
封装层
[0053]
23a
ꢀꢀꢀꢀꢀ
第一表面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
23b
ꢀꢀꢀꢀꢀ
第二表面
[0054]
24
ꢀꢀꢀꢀꢀꢀ
屏蔽层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
28
ꢀꢀꢀꢀꢀꢀ
胶材
[0055]
521
ꢀꢀꢀꢀꢀ
第一焊线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
522
ꢀꢀꢀꢀꢀ
第二焊线
[0056]
a
ꢀꢀꢀꢀꢀꢀꢀ
置晶区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
b
ꢀꢀꢀꢀꢀꢀꢀꢀ
外围区
[0057]
h,h
ꢀꢀꢀꢀꢀ
高度。
具体实施方式
[0058]
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0059]
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0060]
图2为本发明的电子封装件2的第一实施例的上视示意图。如图2所示，所述的电子封装件2包括一承载件20、至少一设于该承载件20上的电子元件21、以及一设于该承载件20上并遮蔽该电子元件21四周的屏蔽结构22。
[0061]
于本实施例中，如图2’所示，该电子封装件2还包括一包覆该电子元件21与该屏蔽结构22的封装层23、以及一设于该封装层23上的屏蔽层24。
[0062]
所述的承载件20具有相对的第一侧20a与第二侧20b，且该第一侧20a上定义有一置晶区a及围绕该置晶区a的外围区b。
[0063]
于本实施例中，该承载件20为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，该线路结构于介电材上形成线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称rdl)，且介电材为如聚对二唑苯(polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)、预浸材(prepreg，简称pp)等。应可理解地，该承载件20也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(lead-frame)或硅中介板(silicon interposer)等载件，并不限于上述。
[0064]
此外，该线路层200包含有多个配置于该置晶区a上的电性接触垫201及至少一可依需求配置于该外围区b上的功能垫202。
[0065]
另外，图2所示的x-x剖面线呈现图2’所示的放大剖面结构，且图2所示的y-y剖面线呈现图3a所示的局部放大剖面结构。
[0066]
所述的电子元件21设于该承载件20的第一侧20a的置晶区a上。
[0067]
于本实施例中，该电子元件21为主动元件、被动元件或其组合者，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该电子元件21为半导体芯片，其具有作用面21a与相对该作用面21a的非作用面21b，该电子元件21以其非作用面21b经由胶材28设于该承载件20的第一侧20a上，且该作用面21a上具有多个电极垫210，以经由多个导线211以打线方式电性连接该电极垫210与电性接触垫201；或者，该电子元件21可经由多个导电凸块(图略)以覆晶方式电性连接该承载件20的电性接触垫201，并以底胶(图略)包覆该些导电凸块；亦或，该电子元件21的电极垫210可直接接触该电性接触垫201以电性连接该线路层200。然而，有关该电子元件21电性连接该承载件20的方式不限于上述。
[0068]
所述的屏蔽结构22包含多个焊线部220(如图3a所示)，且该多个焊线部220立设于该承载件20的第一侧20a的外围区b上。
[0069]
于本实施例中，该焊线部220接触结合至该承载件20的功能垫202上，使该焊线部220电性连接该承载件20。例如，该焊线部220为打线方式所用的金属线材，且该焊线部220的两端分别结合至该承载件20的两个功能垫202上，如图3a所示。
[0070]
此外，如图3a所示，该屏蔽结构22以连续打线方式形成每一焊线部220，如弧形线状或封闭弧圈状，且单一焊线部220定义有第一线段221、第二线段222及连接该第一线段221与第二线段222的弯折段220c。例如，该第一线段221与第二线段222的长度为不相等。具体地，该第一线段221的长度短于该第二线段222的长度。
[0071]
另外，该屏蔽结构22的连续打线方式经由打线机台(图略)的焊嘴(图略)将一金线从一功能垫202拉到另一功能垫202上并予以焊接(stitch bond)且截断，如图2a所示，再令该焊嘴以截断处220b牵引出另一金线。或者，如图2b所示，于截断后，该焊嘴先于截断处220b形成一球体220a，再牵引另一金线。
[0072]
另外，该多个焊线部220之间可依需求全部连续打线，使该屏蔽结构22呈一体式(如图3a所示)，也可如图3a’所示，将任相邻两焊线部220’之间中断连续打线，使该屏蔽结构22’呈不连续的多段式。
[0073]
所述的封装层23设于该承载件20的第一侧20a上以包覆该电子元件21与该屏蔽结构22。
[0074]
于本实施例中，该封装层23的形成材料为绝缘材，例如聚酰亚胺(polyimide，简称pi)、干膜(dry film)、环氧树脂(epoxy)或封装层(molding compound)。例如，该封装层23的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该承载件20的第一侧20a上。
[0075]
此外，该封装层23定义有相对的第一表面23a与第二表面23b，且该封装层23以其第一表面23a结合于该承载件20的第一侧20a上。因此，该焊线部220可依需求外露于该封装层23的第二表面23b，如图3a所示。例如，可经由移除制程，移除该封装层23的第二表面23b的部分材料，使该焊线部220的弯折段220c凸出该封装层23的第二表面23b，以令该弯折段
220c外露于该封装层23的第二表面23b。或者，该焊线部220也可未外露于该封装层23，如图3b所示的第二实施例的电子封装件2’。
[0076]
另外，如图3c所示的第三实施例的电子封装件3，于移除制程中，可一并移除该封装层23的第二表面23b的部分材料与该焊线部220的弯折段220c，使该焊线部320的第一线段321与第二线段322相互分离，供作为屏蔽结构32，且该第一线段321的端处及第二线段322的端处外露于该封装层23的第二表面23b，其中，该些焊线部320可形成于同一功能垫302上。
[0077]
另外，该承载件20的外围部b可依需求布设多个功能垫202,402，使该屏蔽结构42形成一封闭回路，如图4a所示的第四实施例的电子封装件4。例如，基于图3a或图3b的焊线部220，于该置晶区a的至少一侧的外围区b上以连续打线方式形成该封闭回路型的屏蔽结构42，如图4b所示，其可外露于该封装层23的第二表面23b(如图4c所示)或未外露于该封装层23(如图4c’所示)。具体地，该些焊线部420为前、后两排交错配置，以交织形成围篱状或网状，使该屏蔽结构42能提供较佳的屏蔽效果。
[0078]
所述的屏蔽层24形成于该封装层23的第二表面23b上且电性连接该承载件20的线路层200。
[0079]
于本实施例中，该屏蔽层24为导电材或其它适当的屏蔽材料，其以溅镀或其它方式形成于该封装层23的第二表面23b上。应可理解地，有关该屏蔽层24的构造与制作方式繁多，并无特别限制。
[0080]
此外，该屏蔽层24接触该屏蔽结构22,32,42(如图3a、图3c或图4c所示的焊线部220,320,420)，以间接电性连接该承载件20的线路层200。于其它实施例中，若该屏蔽结构22,42未外露于该封装层23(如图3b或图4c’所示的焊线部220,420)，该屏蔽层24可延伸形成至该承载件20的外露处(如该承载件20的侧面20c)，以接触该线路层200的接地部203，使该屏蔽层24直接电性连接该承载件20的线路层200。
[0081]
应可理解地，有关该屏蔽层24电性连接该承载件20的方式繁多，并不限于上述。
[0082]
图5为本发明的电子封装件5的第五实施例的局部剖面示意图。本实施例与上述各实施例的差异在于屏蔽结构的设计，其它构件大致相同，故以下不再赘述相同处。
[0083]
如图5所示，该屏蔽结构52基于图3b及图3c的焊线部220,320以形成焊线部520。
[0084]
于本实施例中，该焊线部520包含有第一焊线521及第二焊线522，该第一焊线521相对该承载件20的高度h低于该第二焊线522相对该承载件20的高度h，以令该第一焊线521未外露于该封装层23，而该第二焊线522外露于该封装层23的第二表面23b。
[0085]
此外，该第一焊线521的相对两端分别结合至两该功能垫202,202’上以呈弧形线状或封闭弧圈状，其定义有一长度较短的第一线段521a、一长度较长的第二线段521b及连接该第一线段521a与第二线段521b的弯折段521c，以令该第二线段521b的端部对应该第二焊线522配置。
[0086]
另外，该第二焊线522为单一线段，其立设于该承载件20的第一侧20a上，使其一端处结合至该第一焊线521的第二线段521b所接置的功能垫202’上，而另一端处为外露于该封装层23的第二表面23b。
[0087]
应可理解地，基于第一至第五实施例，该承载件20的置晶区a的四周可依需求同时配置不同的屏蔽结构22,32,42,52于该外围区b上，如图6所示的第六实施例的电子封装件
6，且各该屏蔽结构22,32,42,52之间采用非连续打线方式形成者。
[0088]
因此，本发明的电子封装件2,2’,3,4,5,6，主要经由该焊线部220,320,420,520作为屏蔽结构22,32,42,52，以焊接于该承载件20上，而不会受温度、湿度及其它环境因素的影响，故相比于悉知技术，本发明的电子封装件2,2’,3,4,5,6能有效避免该屏蔽结构22,32,42,52从该承载件20上剥离或脱落的问题。
[0089]
此外，该封装层23包覆该屏蔽结构22,32,42,52，因而该屏蔽结构22,32,42,52的尺寸与形状无需配合该封装层23的尺寸与形状，使两者的配合度无需关精密制程，故相比于悉知技术，本发明的电子封装件2于制作该屏蔽结构22,32,42,52与该封装层23上无关相对位置的准确度，以大幅降低制作成本及制程时间。
[0090]
另外，由于该承载件20已定义出该置晶区a与该外围区b，故相比于悉知技术，本发明的电子封装件2,2’,3,4,5,6当配置不同尺寸与形状的电子元件21时，无需制作不同尺寸与形状的封装层23，因而无需特制模具，以大幅降低制作成本与时间。
[0091]
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。